电路原理图，路径分析图，程序框图，流程图等分别用什么比较好
2013-08-24 12:12
最近在分析EFT整改措施，想使整机的EFT抗扰度从B等级提升到A等级想问问大家有没有EFT整改的一些经验，比如EFT入侵的路径分析，滤波器参数怎么调整、整机屏蔽和接地怎么处理等？希望有人能提出宝贵的经验，谢谢！
2014-06-05 07:27
有没有人遇到在DC综合后分析建立时间时序，关键路径时序违例是因为起始点是在时钟的下降沿开始驱动的，但是设计中都是时钟上升沿触发的。在线等待各位大牛解惑！很急 求大神帮忙！
2015-01-04 15:17
reg2reg的详细路径分析在开始这些路径公式的分析前，我们还需要了解Setup relationship和Hold relationship及其与launch edge和latch edge之间的关系。如图
2015-07-24 12:03
。5. OBIRCH应用（镭射光束诱发阻抗值变化测试）：OBIRCH常用于芯片内部高阻抗及低阻抗分析，线路漏电路径分析。利用OBIRCH方法，可以有效地对电路中缺陷定位，如线条中的空洞、通孔下的空洞。通孔
2019-11-22 14:27
这样。例如MMCME2_ADV这个元件，Vivado分析源时钟路径时这个元件的延时为-7.378ns，分析目的时钟路径时这个元件的延时为-6,292ns。
2022-04-24 10:32
的路径分析，则一般都需要用户指定一个符合相关时钟要求的虚拟时钟，这个虚拟时钟就作为pin端的时钟来分析时序，我们这里所约束的虚拟时钟对应的路径如图8.29所示。（特权同学，版权所有）图8.29 虚拟时钟
2015-07-30 22:07
，所以事先有一个登山计划就可以起到事半功倍的效果。撇开减轻负重、增强装备、利用外援（如缆车）等因素，现在请你们来研究登山者户外爬山的路径设计问题，分析如何选择登山路线方式能节约体能和体力。并请你们小组完成
2012-08-29 09:41
什么是时序路径和关键路径？常见的时序路径约束有哪些？
2021-09-28 08:13
信号完整性分析中，有提到这样一个技巧：为了减小信号返回路径的阻抗以便减小回路噪声。通常做法是把参考平面做成两个相邻的平面，并且介质要很薄。疑问是：单层返回路径比双层返回路径
2020-02-15 12:45
