各路大神，求问Visual DSP++软件中程序如何进行优化，怎么设置程序的优化级别。就例如CCS软件中程序可以设置优化级别那样（比如-o3优化、寄存器
2013-10-13 21:26
你好 像其他编译器一样，SPC Studio中是否有任何代码优化？ 我希望通过速度或大小优化我的代码，SPCStudio中是否存在该选项？ 谢谢 最好的祝福 Nazerian Vanima以上
2018-12-05 16:06
我发现自己画的逻辑门遵循我的思路，并希望反映逻辑本身的目的（贴标网）。观察结果很明显，这不会导致最佳电路。创建者应用布尔代数来简化/优化在PSoC芯片中编程的实际逻辑吗？贾景晖，谢谢。
2019-10-11 07:04
嗨， 在我的应用程序中，我需要通过make文件进行优化。 以前是： CCOMMON = STM8（大）OT（0）WARNINGRETVAL（0）DGC（数据） 为了优化，我做了以下更改
2019-03-20 10:49
本帖最后由 QB_Cao168 于 2017-6-13 14:16 编辑 我有一个HDMI切换开关，切换8个port ，8个Port切换，根附图的逻辑需要8pin来控制，有没有那位大神指导一下，采用什么芯片优化控制pin，把pin
2017-06-13 14:13
在网络研讨会期间，我们看到了一些关于NUMA利用的快速幻灯片， 有没有关于优化这个的其他信息？更具体地说，如何确保将ram和gpu插槽分配给正确的套接字？此外，网络研讨会表格的任何副本可用吗？以上
2018-09-29 14:27
优化时，现在要确保逻辑模块资源在Vivado实现阶段没有优化？以上来自于谷歌翻译以下为原文HiThe ISE synthesis and implementation are true
2018-10-24 15:23
我在使用StabFact进行优化功能时遇到了问题。它曾经工作过一次，但我不记得我是如何使功能正常运行的。然而，优化仅适用于nf（2）。这是错误消息：http：//i.imgur.com
2018-12-24 16:48
，一般情况下，速度指标是首要的，在满足速度要求的前提下，尽可能实现面积优化。因此，本文结合在设计超声探伤数据采集卡过程中的CPLD编程经验，提出串行设计、防止不必要锁存器的产生、使用状态机简化电路描述、资源共享，利用E2PROM芯片节省片内资源等方法对VHDL电路
2019-06-18 07:45
之上。它看起来像一个倾斜的通道，过滤器裙边必须通过该通道。如何使用Genesys在优化块中设置这样的目标条件？ // RF 以上来自于谷歌翻译 以下为原文Hi Experts, I am
2018-09-25 16:59
