的层面，包括计算、网络和存储等，从数据中心最核心的地方一直延伸至遍布在真实环境中的各种传感器和制动器。4月份在加州圣克拉拉举行的开放服务器峰会论文中，针对这一发展的“云团”提出了一种独特的断层观点(图1
2019-07-16 08:36
在***总体上的无线嵌入式控制(WiEC)技术上。在过去几年里，竞争性WiEC技术的发起者已经向设计工程师做出了多项承诺，一个问题就产生了：现在我们支持哪种观点呢？
2019-07-25 07:53
问题: 我正在将MEMS惯性测量单元(IMU)用于个人交通工具平台的自平衡制导系统。是否会有一款面向消费者，能消除各传感器之间的全部对齐误差，并且所有核心传感器元件都集成在单个芯片上的IMU？答案:否，对于您的设计来说，这一般不是一个保险的期望。采用鲁棒的分立传感器和最佳封装并经过优化校准的工业级IMU，其对齐精度要比位于单个芯片上的消费级IMU高得多。消费级和工业级IMU往往以不同方式规定轴对齐特性。消费级IMU的典型做法是将所有对齐误差集总为一个跨轴灵敏度规格。面向工业的IMU，比如最近发布的ADIS16490，则使用两个不同规格以便更直接地说明对齐精度：轴到轴对齐误差和轴到封装对齐误差。轴到封装对齐误差描述各轴相对于IMU封装内机械特性的对齐程度。轴到轴对齐误差描述各加速度计和陀螺仪轴的对齐在多大程度上符合理想正交性。正因如此，轴到轴对齐误差也常被称为正交误差。跨轴灵敏度(CAS)和轴到轴对齐误差(A2A_MAE)有如下数学关系非正交性发生在传感器轴之间、传感器上或源于传感器与外壳之间的封装不对齐。对于工业级IMU，这些规格会在工厂校准，并在数据手册中详细说明。对于分立器件，跨轴灵敏度规格不包括相对于PCB的装配偏差。理想情况下，陀螺仪和加速度计中的多个轴是彼此正交的。然而，这里有个常见的误解：既然多轴陀螺仪或加速度计可以设计在一个分立MEMS器件之内，那么各轴应是完美正交的，彼此成90°角。虽然这些器件中的所有惯性传感器都位于单个芯片上，但加工和制造偏差所引入的固有误差仍可能造成正交误差。相应的等效对齐精度与完全校准的工业级IMU相比，实际上并不是非常好。理想情况下，陀螺仪和加速度计中的多个轴是彼此正交的。然而，这里有个常见的误解：既然多轴陀螺仪或加速度计可以设计在一个分立MEMS器件之内，那么各轴应是完美正交的，彼此成90°角。虽然这些器件中的所有惯性传感器都位于单个芯片上，但加工和制造偏差所引入的固有误差仍可能造成正交误差。相应的等效对齐精度与完全校准的工业级IMU相比，实际上并不是非常好。工业级IMU ADIS16489 的所有惯性传感器不是位于一个芯片上，尽管有这个明显的缺点，但其性能仍要比最佳消费级器件高出大约32倍。为了解正交误差的影响，假设一个加速度计轴指向正上方，器件恰好处于水平状态。加速度计在此z轴上测量重力的总影响。如果其他两个轴完全正交，那么它们不会测量到任何重力矢量。然而，若有正交误差，其他两个水平轴就会测量到重力矢量的一部分。例如，若器件的跨轴灵敏度为1%，其对重力的等效响应将是10 mg，这相当于0.6°的等效对齐误差。反之，如果第一个轴不与水平框架正交，它便测不到完整的重力矢量。图1.左边的理想三轴正交情况反映矢量的真实影响。正交误差使得所有轴上都能检测到泄漏的部分旋转或力。正交误差是加速度计总误差中特别稳定的成分，因此可通过一次性校准来校正。为了确定一对加速度计轴的正交误差，须让加速度计在所有可能的90°方向空间中旋转，并测量各轴对重力的静态响应。这可以利用精密万向节头或在已知正交表面上进行。将器件安装到PCB之后，要通过校准消除所有工作条件下的正交误差是很困难的。惯性校准要求在器件经历受控运动模式的同时观测各传感器响应。为高效实现此类运动模式，常常需要高度专业化的设备和经验。与已经预校准的工业级IMU不同，安装在PCB上的每个消费级MEMS器件都需要针对其他传感器、环境表现和温度进行校准。在分立器件安装到微型PCB上坚固耐用的模块中之后，包括三个陀螺仪轴和三个加速度计轴的工业级IMU在制造中利用校准步骤实现高超性能。这种工厂校准不仅能识别和补偿MEMS器件本身的正交误差，还能补偿装配相关的偏斜。因此，与装配偏差、跨轴误差和温度相关的误差降至最小。ADIS16489工厂校准可将平台稳定、导航和机器人应用中的轴对齐误差降至最低。ADIS16489内置一个数字三轴陀螺仪和一个三轴加速度计，陀螺仪轴到轴对齐误差仅有±0.018°，加速度计轴到轴误差为±0.035°。除了高性能传感器参数以外，ADIS16489还利用聚对二甲苯涂层作为内部电路的防潮层。Ian BeaversIan Beavers是ADI公司（美国北卡罗来纳州格林斯博罗）高速模数转换器团队的应用工程师。他于1999年加入公司。他拥有超过18年的半导体行业工作经验。他于美国北卡罗来纳州立大学获得电气工程学士学位和北卡罗来纳大学格林斯博罗分校MBA学位。他是EngineerZone®高速ADC支持社区的会员。如有任何问题，请到ADI公司EngineerZone在线技术支持社区发送给IanB。
2018-10-30 15:00
亮度低，不易大屏幕化等缺陷，来势汹汹发起了对液晶显示的挑战。某些观点喜欢将显示器分为“代”，而且认为“新一代”的显示会取代“老一代”的
2018-11-15 17:21
”的观点——大部分人对内存管理概念不明，使用寄存器绝对地址重命名出的全局变量到处使用（可能不少都仅仅是临时变量），号称以效率高和占空间小的最终结果是比C程序大得多的代码尺寸及内存占用，程序各模块之间的超高
2011-11-22 19:19
”的观点——大部分人对内存管理概念不明，使用寄存器绝对地址重命名出的全局变量到处使用（可能不少都仅仅是临时变量），号称以效率高和占空间小的最终结果是比C程序大得多的代码尺寸及内存占用，程序各模块之间的超高
2013-12-09 20:56
到代码，但是芯片视图（可以看到模块放置的那个）具有所有的数字和模拟块空，并且没有显示互连路由。工作空间资源管理器显示5个用户模块被放置。此外，曾经有一个窗口，您可以点击放置的用户模块，然后这个窗口会
2019-11-01 14:14
`DDR内存布线指导(Micron观点)DDR内存布线指导在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2，SDRAM打交道。DDR的工作频率很高，因此，DDR
2012-12-29 19:20
作者：汉普技术总监 伍凌燕摘要：电子产品已经深入到人们的日常生活，而几乎所有的电子产品都会涉及到PCB设计。电子产品逐步发展演变为功能越来多、体积越来越小、稳定性和可靠性要求越来越高……,工程师也会在电子产品设计中使用高主频的器件、高速率的总线。在要求越来越苛刻的情况下，PCB设计因为要求的提高面临越来越多的挑战。汉普自03年成立以来，一直专注PCB设计及后端的生产服务。各种行业的PCB设计，各种电子产品的PCB设计，积累了非常多的一些经验，对于一些电子工程师来说，可以起到一个借鉴和参考的作用，也希望下面的一些经验或者技巧能够帮助电子工程师在产品的设计中应对PCB设计面临的各种挑战。 电子产品已经深入到人们的日常生活，而几乎所有的电子产品都会涉及到PCB设计。电子产品逐步发展演变为功能越来多、体积越来越小、稳定性和可靠性要求越来越高……,工程师也会在电子产品设计中使用高主频的器件、高速率的总线。在要求越来越苛刻的情况下，PCB设计因为要求的提高面临越来越多的挑战。汉普自03年成立以来，一直专注PCB设计及后端的生产服务。各种行业的PCB设计，各种电子产品的PCB设计，积累了非常多的一些经验，对于一些电子工程师来说，可以起到一个借鉴和参考的作用，也希望下面的一些经验或者技巧能够帮助电子工程师在产品的设计中应对PCB设计面临的各种挑战。 1、高速PCB设计的挑战及对策 提及高速PCB，信号完整性问题就是一直让工程师担心的问题，特别目前在一些极高速的领域，近几年例如5G、10G传输速率信号开始普遍的商用，包括Infiniband、10GBase-KR、RXUAI、USB3.0、SATA3.0、PCI-E 3.0、RAPID IO的广泛应用，在设计方法、设计工具、设计流程都有了新的挑战。汉普电子在08年就开始了Infiniband系统级的信号完整性仿真，PCB设计，PCB生产（案例http://技术宅拯救世界/cases/caseview/22?csid=22）。这个项目的挑战在于Infiniband的传输速率高达10GBps，传输最长达30英寸，背板需要传输2000多对。更为挑战的是，项目要求一次成功。汉普当时提出的系统对策就是：使用HFSS对PCB的过孔、传输线、焊盘进行建模并优化参数，使用Hspice进行时域分析，预加重，均衡网络的配置，从而获得最优的眼图。使用高频板材减低损耗，使用背钻（Backdrill）技术解决通孔Stub对信号的恶化效应。 11年，汉普电子完成10GBase-KR（基于IEEE STD 802.3AP标准）PCB系统设计（案例http://技术宅拯救世界/cases/caseview/79?csid=22）,系统的挑战在于10Gbase-KR、RXUAI、XUAI、千兆PHY、高速TCAM、DDR3、DDR2、QDR等各种不同的高速信号遍布整个系统，10Gbase-KR最长达25.7英寸。另外几乎所有的单板密度都极高，有一个单板的功耗达到400瓦。有一个电源达到67A，这些技术参数带来的挑战是信号完整性、电源完整性、散热的问题都是巨大的。基于10Gbase-KR的传输信号，使用场仿真工具HFSS对过孔、传输线、焊盘建模并优化参数，使用ADS仿真获得特性阻抗，眼图等参数。基于DDR2、DDR3、TCAM、QDR等使用Cadence仿真工具进行信号完整性分析获得端接匹配最优方式，通过时序分析获得PCB设计等长约束。进行电源完整性分析优化电源布线布局优化约束。配合热仿真调整优化PCB布局。在板材选型，使用背钻技术等方面让整个系统顺利地完成并最终通过测试。 2、数模混合PCB设计的挑战及对策 数模混合设计一直是PCB设计的难点。模拟信号是指信息参数在给定范围内表现为连续的信号，或在一段连续的时间间隔内，其代表信息的特征量可以在任意瞬间呈现为任意数值的信号。所以模拟信号很容易受到干扰，开关电源、时钟信号、数字信号都是干扰模拟的罪魁祸首。所以数模混合设计是也是电子工程师面临挑战。汉普电子在数模混合PCB设计这个领域积累一些设计经验分享给大家（案例1、http://技术宅拯救世界/cases/caseview/78?csid=14，案例2、http://技术宅拯救世界/cases/caseview/77?csid=1&page=2）。 常见的电路中，模拟部分包括音频视频、ADC、DAC、PLL、功放电路，和各种滤波器等等。做好一个数模混合设计，请考虑如下一些要点： 电源的处理：数字电源模拟电源分离，模拟电路部分一般建议使用线形电源（LDO），如果模拟电源电流比较大，而LDO的效率低下导致的发热无法解决的话可以使用开关电源，但是必须注意良好的滤波甚至使用CLC的滤波电路或者使用电源Filter（Murata有提供非常多的这种电源Filter）等。 地的处理：关于数字地模拟地的是否分离的问题有很多争论，到底是分离好还是一起好，目前也没有绝对的结论。个人认为，哪种方式都可行，大家应该更多的关注模拟信号的回路和数字信号的回路是否在各自的区域独立。模拟地是模拟信号的回路，数字地是作为数字信号的回路，那么不同的回路应该互不干扰的工作才能最大的降低数字对模拟的干扰。 分区及强弱信号：数字模拟地做分区独立，那么信号也是一样，一定要避免数字信号在地模拟区域上跨越。也要避免模拟信号在数字区域跨域。另模拟电路部分也会存在一些弱信号（弱电流）和一些强信号（强电流）的区分。在布局布线时，应该考虑供电电源和大电流信号强信号形成低阻抗的路径。弱信号地做单点接地处理降低干扰。 时钟的设计处理：在非常多的数模混合电路设计中，DAC、ADC的参考时钟或者采样时钟是非常重要的，我们关注它两个点（干扰、Jitter）。时钟属于数字信号，它有非常大的干扰作用，所以让时钟信号不能和模拟信号混合在一起。作为参考时钟或者采样时钟，时钟抖动（Jitter）的性能也关键的决定DAC、ADC的性能。在硬件设计上，选用时钟分配器，甚至使用数字PLL时钟输出TCXO、OCXO这一类高质量的时钟源都能够有效地优化时钟抖动。另外避免多个负载也是非常有效的方式。在PCB设计中，保证时钟信号的阻抗连续，降低布线的分布寄生电容(尽量减少过孔，时钟布线尽量短)。
2012-04-27 16:01
00:08这样的时间，应该怎么办，时间中的“：”加不进去啊，可是什么也不加，11:45会显示1145还勉强，00:08就直接变成8了，看起来太不舒服了，如何才能直观点显示时间呢，求指点，我现在是用小数的形式
2016-07-11 08:55
