`学生刚开始学习FPGA，只会使用开发板上已有的一些东西数码管，LED之类的，但现在想让它发声，板子上没有蜂鸣器，这个应该如何外接？求大神赐教`
2016-02-13 23:25
SNCOLORFLAGEQU 32H;=1时南北绿灯亮，=2时南北黄灯亮，=3时南北红灯亮SNLEDDATAINITEQU 33H;存储南北各颜色灯的初始时间EWLEDDATAEQU 34H;存储东西数码管显示
2017-06-28 22:11
uchar data DefaultVal_DX=60;//东西数默认 uchar data DefaultVal_NB=90;//南北默认值 uchar data setTime_DX=60
2023-09-28 07:44
搞不懂？？？？？？？？？？？
2013-06-19 14:25
嘿，我目前正在定制 PCB 上使用 L432KC。我的程序读取传感器值 (I2C) 并通过 SPI 将其发送到另一个设备。此操作每分钟执行一次。我正在使用 HAL_Delay(60000) 命令等待下一分钟。这是一个智能且节能的解决方案吗？我应该使用哪些低功耗模式？我的项目将通过 CR1632 供电，我希望它能持续尽可能长的时间。我连接了一个 32khz xtal 作为 LSE。HAL_Delay() 使用 SYSTick 作为计时器，对吗？这是 RTC 的意思吗？说话：如果我将控制器设置为“关闭”模式（禁用所有功能）。它能在 HAL_Delay() 函数后唤醒吗？另一个问题：当我的控制器正在做某事时（不是在睡眠模式下），我正在使用 SPI、I2C 和 UART那我应该使用哪种电源模式？我在外围设备表中找不到 SPI ..我应该在 .ioc 文件的时钟配置中配置什么？
2023-01-13 06:18
我正在做一个与控制ddr sdram相关的项目，使用V2P并且必须将一个信号延迟几纳秒来捕获那些高速数据。所以我做了一个实验，关于使用LUT来判断一个信号，看看这个技术是否可行。然而，实施的结果不能满足我的期望。关于映射过程和地图选项的这个问题困扰了我好几天，我真的希望有人可以给我一个建议。以下是我的代码，d2是使用一个LUT的延迟信号：//////代码的开头//////////////////////// ////////////////////////////////////////////////// ////////模块temp（输入clk，输入rst，输出reg [1：0] d1，输出d2）; wire [1：0] datain;分配datain = d1 + 1'b1; always @（ posedge clk）if（〜rst）d1 else d1 LUT4 one（.I0（1'b1），。I1（1'b1）,. I2（1'b1）,. I3（d1 [1]）,. O（ D2））; // d2是延迟信号defparam one.INIT = 16'hff00; ///////代码的结尾不幸的是，虽然我可以在综合后看到技术原理图中的LUT“一”，但我无法通过FPGA编辑器在Place＆amp; amp;路线。奇怪的是，我可以在映射过程之后使用Floorplanner看到这个LUT，我在MAP之后无法使用FPGA编辑器看到它。然后只能通过制作这样的区域约束来阻止优化：“INST”一个“LOC =”SLICE_X7Y53“;”以下是我对三个方面的提问：1为什么我用来延迟信号的LUT被修剪了？在我看来，如果电路的功能没有改变，软件可以优化实现过程。例如，它可以在一个切片中交换两个LUT。但在这种情况下，当没有添加约束时，输出“d2”已直接连接到寄存器“d1”的输出，这不符合我的要求。从我上面的代码，我原来希望输出“d2”延迟一个LUT。2如果我没有设置“-detail”选项，为什么地图报告不显示有关修剪逻辑的信息由于在实施过程中已经修剪了LUT，我真的希望这些报告向我显示相关信息。但是，首先，我无法在地图报告的“删除的逻辑摘要”中看到有关我的LUT“one”的相关信息。只有在我在映射过程中设置“-detail”选项后才能看到以下信息：///地图报告中的相关部分第4节 - 删除逻辑摘要--------------------------------- 1 block （s）优化了3个块冗余第5节 - 删除逻辑-------------------------优化块：TYPE BLOCKVCC XST_VCCRedundant Block （s）：TYPE BLOCKLUT4 one //这是LUT4，不应该被修剪INV rst_inv1_INV_0INV Mcount_d1_xor11_INV_0 ////////报告中的冗余块是否会被修剪？如果确实如此，无论我看到“-detail”选项，都会显示此信息。但是为什么Map进程认为这个LUT4是多余的？是因为除了延迟信号之外这个LUT没有效果（但这是我想要的）？我想我应该知道这些信息，并在将来注意这些逻辑，以防止不必要的逻辑删除。否则，该工具无法实现我想要的设计。3为什么地图选项“-u”不起作用？第三，我尝试设置MAP命令行选项以防止修剪发生。我使用“-u”选项意味着不删除未使用的逻辑。但无论如何，MAP过程修剪了这个LUT。为什么这个选项不起作用？这个问题困扰了我好几天，周围没有人可以清楚地解释原因。所以，如果有人能解释为什么这些工具以这种方式实现我的代码，我将深表感谢。问候，麦克以上来自于谷歌翻译以下为原文I am doing a project, which is related to control ddr sdram, with V2P and have to delay one signal for several nanoseconds to capture those high-speed datas. So I have done an experiment about using LUT to dealy one signal to see whether this technique can work. However, the result of the implemention cannot meet my expectation. This problem about the mapping process and map option has puzzled me for several days and I really want someone can give me an advice. The following is my code and d2 is the delayed signal using one LUT://////the start of the code//////////////////////////////////////////////////////////////////////////////////module temp(inputclk,input rst,output reg[1:0] d1,outputd2 ); wire [1:0] datain;assign datain = d1 + 1'b1; always @ (posedge clk) if (~rst)d1
2018-10-08 17:41
=on; Delay10uS(10); P20=off;//高位}void display2(uchar num3,uchar num4)//控制东西数码管显示{P2 = discode[num3
2013-09-12 14:36
Dave Montgomery产品市场总监数据中心解决方案西部数据公司以往提供良好服务的“通用”数据中心架构，如今在扩展性、性能和效率方面即将达到极限，且仍在使用着统一的资源比率来满足所有对于计算处理、存储和网络带宽要求。对于数据密集型工作负载现状（例如大数据、快数据、分析、人工智能和机器学习）而言，“大而全”的方法已不再适用。目前面临的挑战是，如何能够更好地实现资源融合，以实现存储和网络带宽可以独立扩容。最终目标是构建灵活且可有机组合的基础架构，能实现混合并且弹性部署。
2019-07-29 06:28
IDE接口协议简介用FPGA实现接口协议的方法介绍
2021-04-08 06:39
