在数字信号处理中，乘法器是整个硬件电路时序的关键路径。速度和面积的优化是乘法器设计过程的两个主要考虑因素。由于现代可编程逻辑芯片FPGA的集成度越来越高，及其相对于AS
2019-09-03 07:16
说明：求fpga乘法器，要求快的，不是一个一个的加，而是像乘法竖式一样的，如：10111000111000 *1011111 =10111000111000*1011111
2012-08-16 14:08
本帖最后由 eehome 于 2013-1-5 10:07 编辑 fpga中定点乘法器设计（中文）
2012-08-24 00:55
刚接触学习FPGA，懂得verilog HDL的基础语法，有一块带XILINX的ZYNQ xc7z020的开发板，开发软件用的是vivado；现在要设计一个16位的乘法器，功能已经实现。但需要考查
2018-02-25 16:03
Altera的FPGA内置的乘法器为何是18位的？
2023-10-18 07:01
/devkits/HW-SPAR3A-SK-UNI-G.htm它有两个模拟输入和fpga，有20个乘法器但是我想要更多的输入和更多的乘法器块，是否能够满足这些功能的任何板？
2019-08-23 07:03
表明使用了4个MULT18X18SIO中的1个。一旦在FPGA上实现了设计，我就发现了乘法器实际上只使用8x8bit乘法
2019-05-29 06:12
一，乘法器硬件乘法器是一个通过内部总线与 CPU 相连的 16 位外围模块。MSP430 单片机可以在部改变 CPU 结构和指令的情况下增加功能，这种结构特别适用于对运算速度要求很严格的情况。
2021-12-09 07:05
硬件乘法器是怎么实现的
2023-09-22 06:53
的乘法器，功能已经实现。但需要考查性能指标：功耗、速度、吞吐量、覆盖率。但对这几个概念没有太大的了解①请问对于一个乘法器而言这几个方面指的是什么？②在Project Summary中有一个
2018-02-25 21:12
