毛刺了。2. 如下面的时域图显示，在没有明显毛刺的情况下，分析频谱发现经过adc之后，信号频谱变差了，多了很多谱线，正常信号
2019-01-11 06:08
比较器输出波形良好，为什么接上FPGA的IO口后波形就变差了是什么问题呢 该怎么解决
2017-04-10 22:08
我刚刚在一台运行13.4的机器上安装了ISE 14.6，没有任何问题。当我尝试从命令行运行PlanAhead时（在运行settings64.sh之后 - 它是64位机器），我得到以下错误。我尝试了一
2018-11-30 11:09
我是初学者，下了个存取二进制的程序，不知怎么的生成苹果图标了，为什么呢？？
2013-03-25 19:45
Xilinx FPGA入门连载1：ISE14.6安装特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1jGjAhEm1 安装文件拷贝与解压缩到SP6共享网
2019-04-11 01:46
苹果一词，相信每个人都不陌生，领先着现在科技生活的前沿，苹果每出一款新的产品，都会遭到一抢而空，这在电子产品界真的可谓一神话！那么，是什么能力造就了苹果的科技神话呢
2013-04-10 09:44
碳化硅MOSFET开关频率到100Hz为什么波形还变差了
2015-06-01 15:38
时，直流的输出信号较为平稳，如下图所示。 当DAC60096接入输入，给出一电压值时，引入了相当大的噪声，导致直流信号的质量变差。 但DAC本身给出的信号质量是较平
2024-08-02 07:47
嗨，我试图在ISE / SDK 14.6下编译BIST的13.4版本，但是我遇到了一些与丢失文件和目录有关的错误。我想知道其他人是否已经移植了BIST源代码。至少我想知道你将如何继续这项任务。所以，如果你有任何想法，我想听听他们。问候，KT
2020-03-17 10:22
各位大神，小弟初入FPGA不深，想问一下我用的ISE Design Suite 14.6和板子已经连接好供电了，怎么实时看程序中各个参数变量值（类似Altera的SignalTap功能），想在线看参数？还有怎么加断点呢，在程序中加什么特殊代码么？谢谢
2019-01-29 16:24
