比较器输出波形良好，为什么接上FPGA的IO口后波形就变差了是什么问题呢 该怎么解决
2017-04-10 22:08
毛刺了。2. 如下面的时域图显示，在没有明显毛刺的情况下，分析频谱发现经过adc之后，信号频谱变差了，多了很多谱线，正常信号比最大干扰信号大16dB左右。如图（时域和频
2019-01-11 06:08
时，直流的输出信号较为平稳，如下图所示。 当DAC60096接入输入，给出一电压值时，引入了相当大的噪声，导致直流信号的质量变差。 但DAC本身给出的信号质量是较平
2024-08-02 07:47
安装了ISE 14.5,license是朋友给的，装上后，ISE可以打开，就是有红有绿，心想不影响使用就是。结果PlanAheadD打不开了，老说找不到LICENSE ,说明下我用的WIN7系统。
2013-07-10 09:44
喜我在Windows 10操作系统上安装ise14.5，当我添加源文件或打开文件或生成mcs文件时，这将自动关闭，任何人都可以为我的问题提供解决方案。以上来自于谷歌翻译以下为原文hi, i am
2019-01-03 11:16
ADF4351使用板子上的晶振作为参考钟时输出相噪还可以，参考钟使用外接信号源时输出相噪变差很多，这是怎么回事？怎么解决？？？晶振和信号源输出参考钟的相噪差不多
2018-07-30 06:11
我刚刚安装了一个ISE 14.5，并且已经设置了一个WebPACK Device Locked Edition节点锁定许可证当我从PlanAhead构建一个项目时，似乎无法生成system.bit
2018-11-27 14:37
使用xilinx ISE 14.5实现设计（即运行translate / map / P＆amp; R）时，也没有任何错误，但在xilinx设计摘要中，我得到警告，表明“所有输入信号到fifo核心已被
2019-03-12 09:08
求助：有没有大神有NI-DAQmx 14.5版本的安装包？官网下载太慢，继续！有大神请发到邮箱479532442@qq.com
2020-02-21 14:43
才是真正的线性，这主要是由于磁耦合的限制。除此之外，输出信号开始变得非线性并且用处不大。同样，它们的灵敏度要小得多，以至于它们的线性表亲每旋转一度产生大约2至5mV。线性可变差动变压器摘要我们在有
2020-12-23 09:35
