如何只通过程序框将前面板已有的两个控件叠放顺序互换？请大神们指点一二！
2018-12-22 14:24
本文对有源抗混叠滤波电路对驱动运放的要求，进行了分析，分别从高频参数单位增益带宽和高速参数建立时间，压摆率以及运放的电流驱动能力，分析了系统对驱动放大器的要求。
2021-04-07 06:09
本帖最后由 一只耳朵怪 于 2018-5-29 14:30 编辑 您好， 我们使用DM368 （DVSDK4.0.2）输出 YCC8 BT656 PAL 到外部输出，测试过程中发现会出现叠影
2018-05-28 07:25
需要将采样率至少增加到12SPS。恰恰在12SPS时，6Hz输入将仍然折返至DC，并且会在测量值中增加一个偏移，所以，采样只快了一点点，确保你所需要的信号根本就不会发生混叠。不过噪声情况是怎样的呢？在
2018-09-06 16:00
范围，AD采集频率10kHz。 问题1：低通抗混叠的频率选多少为好？ 问题2：有什么合适的四运放可以用？ 问题3：低通抗混叠放在积分前好还是放在AD前比较好？
2024-12-20 10:12
本帖最后由 划过天涯 于 2015-3-10 14:16 编辑 我想做一块FPC软板的苹果5充电头，有谁可以告诉我苹果5充电公头（就是插苹果手机那个头)的具体参数
2015-03-06 13:36
（厚的PP介质加工困难，一般会增加一个芯板导致实际叠层数量的增加从而额外增加加工成本）4、PCB外层（Top、Bottom层）一般选用0.5OZ厚度铜箔、内层一般选用1
2017-01-16 11:40
看到一篇文章说使用推挽电路来增加运放的电流输出能力，如图1所示； 但是没有理解图1中R1和R4的作用；加了R1和R4，输出就不再等于输入了。 我觉得应该像图2那样。大家怎么看？
2019-09-20 09:42
时，器件结温与1层铜边长度“x”之比 与1层和2层叠层相比，在设计中增加2层和3层铜层可以显著降低Tj。另外，可以看出Tj几乎变成了不受第一层铜的影响。这是一个有用的结果，它表明，在一个类似于此处描述
2023-04-20 17:10
在片式电容器里用得最多的就是片式叠层陶瓷介质电容器。片式叠层陶瓷电容器(MLCC)，简称片式叠层电容器(或进一步简称为片式电容器)，是由印好电极(内电极)的陶瓷介质膜片以错位的方式叠合起来，经过
2018-08-06 17:33
