芯航线FPGA开发板焊接调试记录 今天，来开帖子讲讲芯航线
2019-01-17 06:35
今天，来开帖子讲讲芯航线FPGA开发板的焊接调试过程。芯航线
2019-04-03 01:13
本帖最后由 小梅哥 于 2016-4-9 13:06 编辑 目前很多的开发板都使用CH340作为USB转串口的方案，芯航线FPGA
2016-04-09 12:30
本帖最后由 zz912 于 2015-11-6 17:50 编辑 前段时间在闲暇至于，偶然之间在本论坛上看到了小梅哥发【芯航线FPGA学习平台众筹进度帖】然后自己就没事去关注它的进度，后来
2015-10-23 15:54
` 本帖最后由 小梅哥 于 2016-4-13 18:26 编辑 各位朋友，衷心感谢您选择芯航线FPGA学习套件，为了方便大家对收到的芯
2015-10-13 14:37
/jishu_520463_1_1.html高性能VGA输出模块（基于专用视频DAC芯片ADV7123/GM7123），该模块可以直接插接到新航线FPGA学习套件主板的LCD扩展接口上，实现最高达1600*1200@100Hz刷新率的视频图像输出。模块原理图如下图
2015-11-11 19:47
seg7模块现在我们来实现下图中的seg7模块。 刚刚发现，seg7模块的输出还没有画上，不过大家应该都知道了，就是段选+位选。这个模块主要就是做动态扫描，定时从32位data中选4位来显示。 cnt[4:0]做扫描的定时器，从00000计时到11111然后切换状态。而状态是用cnt[7:5]表示的，共8个状态，分别表示打开8个数码管中的某一个。这段代码牛逼的地方在于将状态和计数器用一个cnt完美结合起来了。 接下来是根据cnt[7:5]的状态来选择显示的数据和译码。注意这里选择+译码只能使用1个时钟周期（因为要和后面的位选信号边沿对齐），所以选择处使用组合逻辑。最后是位选，注意到要根据输入参数show_bit来决定位选是否有效。让我们欣赏一下仿真波形这个是只显示最低1位数据的。这个显示最低3位数据这个放大图证实了输出段选和位选是完全对齐的（都相对cnt延迟一拍）。Seg7模块搞定！！！！
2015-10-23 13:38
本帖最后由 y990441 于 2015-10-25 21:19 编辑 keys模块现在我们来实现下图中的keys模块。矩阵键盘的原理图：工作原理: 首先，置col0~3为全0，一直读row0~3的值，直到row0~3的值的值稳定不为4’b1111,则说明有按键按下。这里要做消抖处理，类似于独立按键的做法。此时根据哪个值不为可判断出按键的col值。接着，顺次让col0~3为4’b0111, 4’b1011,4’b1101, 4’b1110,并延时16个clk,读row[col]的值是否为0，为0，就判断出按键的row值。这里，延时16个clk是为了让rowx的电平稳定下（50MHZ速度很快部延时可能电平不稳）。再次，让col0~3为4’b0000,延时16个clk(为了稳定)最后，等待row0~3的值为4’b1111(等按键释放)上面的描述，步骤鲜明，显然可以使用状态机来做。上图中，WAIT_PRESS类似于独立按键消抖，结束条件为flag&~flag_ff0,即使flag的上升沿。JUDGE_COL,依次取col=0~3肯定是用计数器，并且每个计数值之间延时16个clk，所以用delay_cnt来延时。因此该状态结束条件为col==3&&delay_cnt==DELAY_TOP.接着，DELAY状态是让col0~3为4’b0000后延时16个clk,所以结束条件也为delay_cnt==DELAY_TOP。WAIT_UP等待按键释放，只要key_row_ff1== 4’b1111就可以了。这里有两个问题，第一，我们不直接读key_row的值，因为它是一部输入信号，我们读key_row打两拍后的信号key_row_ff1。第二，此处不需要消抖，因为跳到状态WAIT_PRESS会消抖。所以这个状态机对应的代码为：接着处理状态机跳转涉及的各个信号：Flag和flag_ff0,这其实就是按键消抖Col信号Delay_cnt信号接着是输出相关的信号，按下的行信号row输出信号key和vld最后，上testbench图，按键按下，vld有效JUDGE_COL中col的切换最后是vld信号的放大图
2015-10-25 21:04
的开发过程。不说废话了，下面开始对这个项目做总体的设计，先上一个系统的框图：矩阵键盘是输入设备，7段显示管是输出设备，ctrl控制器负责将keys的输入解释为计算器可理解的意义并驱动seg7显示。各
2015-10-23 11:35
` 本帖最后由 小梅哥 于 2015-10-23 09:41 编辑 小梅哥的视频真的很好，尤其是画内部框图，真的很惊艳。你忽然会感觉到 原来一直说硬件描述语言描述语言是真的，能看出来case 最后出来是选择器，同步信号的原理就是两个DFF来做，if elseif else是两个选择器。分视频来说下吧，原谅我的流水账。第一个纯组合逻辑设计，二路选择器。演示了基本的QII使用，还有调用modelsim。一出就说了仿真的重要性，重要性，重要。 我以前过于急功近利，写好就下载，不行也不知道哪里不行，毕竟不像C可以单步调试，走了很多弯路。建议大家复习视频一句话，你如果不仿真就来问我哪里不行，我是要骂人的。第二个纯组合逻辑，38译码器。主要讲case default的使用，不论组合逻辑还是时序中如果没完全用到状态都要进行default的写入，要不然就等着latch吧。 还是要仿真仿真。第三个时序逻辑，计数器。讲基本的计数器编写，reg类型 何时清零。这里很多人出现的问题是，一个变量多个always赋值，也就是多驱动的问题。第三讲BCD计数器。讲基本的模块调用，wire类型。调用这里经常有人命名出错，testbench'的命名也是。第四讲阻塞赋值非阻塞赋值。= vs <=。综合下来就是always时序中一定阻塞，纯组合逻辑用非阻塞赋值，一个always中不能既有非阻塞也有阻塞。第五讲状态机，主要是讲了一段式，刻下自己实践二段三段 出现的问题就是多驱动。这个算对以前的一个小结。第六讲按键消抖，状态机实现。测试的时候random的使用。第七讲数码管驱动，老大画的那个逻辑结构框图太好，没话说，看着那个思路清晰很多 我想静静。第八九讲串口发送与接受，还是那个图....我想静静 总结：小梅哥大法好 自己拍的图阵贴，有问题多交流`
2015-10-22 20:13
