电子发烧友

寄存器 102配置 0X22，0X32，0X2都试过，BCLK就是没有信号，内核与DEMO相同，就是端口MCA[2]_ACLKX改为MCA[1]_ACLKX，还有什么地方需要设置的

2024-10-30 07:38

我现在使用TAS2505-Q1作为音频Codec芯片，在调试设备驱动时，现在MCLK输入是外部晶振给的，晶振频率是12.288MHZ，在设备启动后，播放音频文件时，BCLK和WCLK无频率输出，想

2024-10-15 07:56

我现在有个设计使用的AD2428, 做为middle Slave node.通过TDM连接到DSP上。 TDM BCLK, FS都是有AD2428提供，我想详细了解下做为slave的AD2428是如何还原出来BCLK,FS的，还有

2023-11-28 06:58

我们使用AIC3104的MASTER模式，已将BCLK与WCLK设置为MASTER模式，但是BCLK的频率设置方法，没有在DATASHEET中找到，大家知道方法么？

2024-10-23 07:55

TAS57XX当BCLK为64*fs的频率，并且采样率在44.1KHz以上的时候可以使用。此时，BCLK和MCLK引脚连接在一起用，这个是对57XX所有芯片都适用吗？会对音频指标有什么影响吗？

2024-11-06 08:33

请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对

2023-08-21 06:20

请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对

2023-06-13 06:22

我设置tlv320adc3101芯片为master模式，mic是数字麦克风接入，MCLK输入为16M，由3101输出BCLK和WCLK，但是始终测不到BCLK和WCLK的波形，MCLK是有16M

2024-10-23 07:36

请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对

2023-06-28 08:22