• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 基于signoff驱动的PrimeECO解决方案

    业内首个signoff驱动的PrimeECO解决方案发布

    2020-11-23 14:28

  • 数字IC后端设计介绍,写给哪些想转IC后端的人!

    出来的物理版图和实际设计的电路图一致。  12.Signoff,后端所说的signoff,是指将设计数据交给芯片制造厂商生产之前,对设计数据进行复检,确认设计数据达到交付标准,这些检查和确认统称

    2020-12-29 11:53

  • Fusion Design Platform™已实现重大7nm工艺里程碑

    Platform重新定义了传统的设计工具界限,将最佳逻辑综合和布局布线、行业金牌signoff与新一代可测性设计技术进行整合,提供最可预测的7nm全流程收敛方案,最大程度上减少了迭代次数。新思科

    2020-10-22 09:40

  • 探讨由于5纳米技术以及SoC中新的额外功能而带来的新挑战

    方法,以有效地完成 floorplan signoff 标准,并在后期阶段防止大量的时序违规。图 1:Custom Floorplan Methodology5nm 物理设计的挑战沿着从 SoC 到高级封装

    2022-11-16 14:57

  • 关于EDA辅助设计的那些事

    1)EDA的选择做了张脑图,大家先看下芯片的大致流程:当然实际设计中会更为复杂,并随着制程的变小,会进一步加剧流程各环节的复杂度以及增加环节内部的新的验证项目,但大体还是以下步骤:前端设计和仿真

    2020-06-14 08:01

  • 【英伟达Nvidia上海社招】ASIC PD Engineer

    RTLfreeze到tape out的芯片实现。高品质按计划完成芯片网表的release,constraint的release,各模式各层次各corner的时序分析修复以及signoff是工作的重点。同时对流

    2017-08-10 18:46

  • 内推~后端设计工程师,工作地点@新加坡

    closure, power/signal integrity signoff, physical verification. Job Requirements:1. Bachelor/Master

    2015-05-25 15:20

  • 【英伟达Nvidia上海社招】ASIC PD Engineer

    RTLfreeze到tape out的芯片实现。高品质按计划完成芯片网表的release,constraint的release,各模式各层次各corner的时序分析修复以及signoff是工作的重点。同时对流

    2017-07-21 18:01

  • 【「数字IC设计入门」阅读体验】+ 数字IC设计流程

    内部的测试电路,提高流片后的可测试性,降低测试成本。 后端设计:将门级网表通过EDA设计工具进行布局布线和进行物理验证,最后产生芯片的生产文件。 SignOff:完成IC设计的所有检查的一个标志。 流片

    2024-09-25 15:51

  • DSP芯片是什么? 什么是DSP芯片

    ;DSP芯片,也称数字信号处理器,是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构,具有专门的硬件乘法器,广泛采用流水线操作,提供特殊的DSP 指令,可以用来快速地实现各种

    2008-06-19 15:17