在芯片设计、制造、应用等各个环节都不可避免地会引入偏差，其直接造成的影响是晶体管、电阻电容以及绕线等电特性的不确定性。
2023-06-28 16:35
今天想聊一聊STA相关的RC corner的问题。我先简单介绍一些什么是signoff的corner，然后重点聊一聊RC corner。
2023-12-05 14:11
业内首个signoff驱动的PrimeECO解决方案发布
2020-11-23 14:28
Cadence益华电脑总裁兼执行长陈立武表示：“在当今复杂SoC上达成设计收敛还要满足上市时间要求，堪称为一项艰巨的挑战。我们开发了Tempus时序signoff分析，与客户和生态系伙伴们并肩合作，克服这个挑战。”
2013-05-27 09:09
在当下3DIC技术作为提升芯片性能和集成度的重要路径，正面临着诸多挑战，尤其是Signoff环节的复杂性问题尤为突出。此前，6月6日至8日，由中国科学院空天信息创新研究院主办的“第四届电子与信息前沿
2025-06-12 14:22
近日，EDA 三巨头集体断供，中国半导体产业面临更加严峻的挑战。行芯科技作为EDA行业排头兵，凭借七年时间完全自主研发的Signoff 一站式解决方案，“与中国芯，一路同行”。
2025-06-09 13:39
因此，通过与 Cadence Innovus Implementation System 和 Tempus Timing Signoff Solution 共享同一个引擎，并行全芯片优化得以实现，模块所有者无需进行反复迭代，设计师也可以快速做出优化和签核决定。
2022-10-12 15:59
在刚刚于无锡圆满落幕的第三届芯粒开发者大会——这场汇聚全球顶尖芯片企业、科研机构及产业链专家的盛会上，行芯科技作为国内Signoff领域的领军企业，受邀发表了主题演讲《面向3DIC的Signoff挑战与行芯创新性策略
2025-07-18 10:22
在芯片设计的流片之路充满挑战，物理验证EDA工具无疑是这“最后一公里”关键且不可或缺的利器。它通过设计规则检查、版图与原理图一致性验证等关键流程，为IC设计契合制造需求提供坚实保障。作为签核（Signoff）环节的关键防线，物理验证EDA工具有力保障了流片的可靠性
2025-07-03 11:30
