SDF文件是在VCS/NC-Verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延时信息，所以如果SDF文件
2023-12-18 09:56
相对于RTL仿真，门级仿真占用的计算资源虽然很多，但是在静态时序检查（STA）工具普遍应用之前，带时序的动态门级仿真几乎可以说是唯一的timing sign-off手段了。
2023-06-08 10:07
本文接着解析SDF3.0的Timing Checks Entries、Timing Environment Entries两个部分。
2024-04-16 11:08
这是相对于数字前仿来说的。从概念上来说，数字验证包含两方面的内容，数字前仿和数字后仿。
2023-03-15 14:51
是指在芯片设计过程中，对电路的功能和性能进行仿真验证的环节。它主要关注电路的功能性、时序和功耗等方面，以确保设计的正确性和可行性。前仿真通常在物理布局之前进行，因此也称为静态时序分析或网表级仿真。 后仿真：后
2023-12-13 15:06
我们知道，Verdi横空出世，大大加速了数字设计验证的debug的效率，verdi波形格式是fsdb，压缩率高，逐步取代了VCD波形，但是有些芯片设计环节仍然需要VCD。
2023-08-12 10:02
来仿电话号码识别器 该来访
2009-10-09 14:14
完全自主型仿人机器人成为首个参加RoboCup的仿人机器人 用NI LabVIEW开
2010-02-23 10:56
我们要改变的是Switch View List这一行，这一行表示的是模拟器要模拟的文件类型。默认的设置里面没有Extracted这个文件类型，要把它加进去。
2018-05-30 06:10
。再说为了复用这么一段代码，就要单立出一个函数，也不是很好维护。此时就可以用到仿函数了。 以下是正文 引入仿函数（functor）原因 先考虑一个简单的例子：假设有一个vector《string》，你的任务是统计长度小于5的string的个数，
2020-10-23 15:28
