当SoC上有超过80%的芯片面积被各种形式的存储器占用之时，存储器的DFT测试已经变得非常重要。
2023-12-09 09:56
DFT 可以降低通过问题器件的风险，如果最终在实际应用中才发现器件有缺陷，所产生的成本将远远高于在制造阶段发现的成本。它还能避免剔除无缺陷器件，从而提高良率。插入 DFT 亦能缩短与测试开发相关的时间，并减少测试装配
2019-09-16 14:31
当今片上系统的设计复杂性日益增加，可能导致长达数小时、数天甚至数周的可测试性 （DFT） 仿真设计。由于这些往往发生在专用集成电路（ASIC）项目结束时，当工程变更单（ECO）强制重新运行这些长时间
2023-04-20 10:21
数过大会导致难以观察输入和控制输出），或是为难以控制的信号提供测试控制。例如，长计数器产生的信号需要很多个时钟周期进行控制，这就需要增加测试序列的长度。一般而言，ad-hoc DFT 不会增加逻辑，即不会在设计中消耗硅。
2018-04-12 14:29
在芯片设计的世界里，有一种被称为"火眼金睛"的技术，它就是DFT（Design for Testability，可测性设计）。今天，就让我们一起揭开这项技术的神秘面纱，看看它是如何成为芯片质量的守
2025-03-01 09:49
对于许多现有的和未来的集成芯片器件来说，一项主要挑战就是如何为庞大数量的设计创建测试图案。对于有百万门甚至数亿门的设计，传统上等到设计完成再创建测试图案的方法是不切实际的，产生所有这些图案需要庞大
2018-01-31 07:06
那么根据性质1，这次是频域相乘，时域卷积了吧，图(5)和图(7)卷积得到图(9)，不出所料的，镜像会呈周期性出现在各个脉冲点处。我们取图（10）周期序列的主值区间，并记为X(k)，它就是序列x[n]的DFT(Discrete Fourier Transform)，即离散傅立叶变换。
2018-12-17 10:40
滑动DFT的推导是相当简单的，并且和DFT完全等价。也就是说，滑动DFT算法相比传统DFT或FFT算法没有信息丢失或失真。下面有完整的推导过程，没有兴趣的读者可以跳过这
2018-02-19 01:01
第一个问题：DFT，就是频域抽样。那么这个抽样的条件是什么呢？也就是第二个问题“频域抽样定理”。抽样后，连续函数如何重建呢？也就是第三个问题“频域的插值恢复”。
2019-04-02 13:53
香山处理器的第二代微架构，南湖微架构，引入了L3 Cache，可配置多核形态，我们完成流片的是双核版本的南湖。较第一代雁栖湖，设计规模在大幅膨胀，主频也从1.3GHz提升到2GHz。规模化之后对DFT设计及物理实现都造成新的挑战，我们的设计方法学也需要与时俱进。
2022-12-14 10:51
