FPGA在Verilog程序写完后，针对实物芯片，如何分配引脚？！在QtsII软件中仿真后有引脚分配，但感觉和实际的
2013-04-03 13:14
用tcl文件配置引脚后 点击 Run 后就退出到代码界面，然后查看了引脚是否分配成功发现没有分配，这是怎么回事呢?要怎么解决？
2013-09-25 20:00
对于具有484个引脚的芯片，如果手动一个一个设置引脚，必然是一场噩梦。网上有使用Capture进行自动导入的帖子，不过没有找到AD方面的帖子。本文使用python，编写脚本，自动
2019-07-23 06:49
刚开始学习fpga，对引脚分配的问题不是很理解，求高手给予帮助 例如fpga的线路板上23引脚接clk ，28引脚是空余的 ，那么在编程的时候我可以用 28
2013-01-06 15:24
分配引脚的四种方法：（Quartus II 13.0sp1(64-bit)） 1、常规方法，利用PinPlanner命令，适用于引脚使用比较少的工程，简洁方便； 2、使用.csv文件进行
2018-07-03 07:22
2、3输入引脚和1、7、8控制引脚和5输出引脚都共用这一个ESD保护电路呢？ 如能介绍LM386芯片内ESD保护电路设计和引脚
2024-09-30 06:22
本项目使用的是cycloneIII的芯片，利用IP核生成了一个DDR2的控制器，但是再分配引脚的时候产生了如下问题，如Error: The assigned location PIN U21
2012-06-19 10:26
为什么Platform Cable USB II和Xilinx并行电缆IV分配引脚不同于14引脚Jtag标准引脚分配（如
2019-08-13 09:41
我使用LX30T FF665-1 FPGA，我想使用GTP。当我在ISE 9.1.3中打开“assign package pins”时，我发现我无法为GTP分配端口的封装引脚。我打开了“编辑约束
2020-05-29 14:39
或裸片I/O盘(Pad) 的对应和分配( 如下图)。PinAhead的图形环境与PlanAhead类似，在器件视图中清晰地显示出芯片上的I/O盘和相关资源，并在封装视图中显示出物理器件引脚。视图同时
2024-07-22 00:40
