我用PADS9.5Logic把原理图画好，但不知道怎样检查错误(DRC)，各位请帮忙！谢谢了！
2015-05-01 20:26
本帖最后由 gk320830 于 2015-3-9 22:48 编辑 Pads2005原理图设计是怎样检查错误?[此贴子已经被电子发烧友于2009-3-31 14:02:25编辑过]
2009-03-27 00:02
本帖最后由 eehome 于 2013-1-5 10:00 编辑 在网上看到的电路图，觉得好玩，决定挑战一下，焊了一个晚上，结果以失败告终，不会亮。求高手帮忙，用万用表怎么检查，感激不尽{:2:}，我检查几遍没有焊错{:4:}，led也是好的。
2012-12-05 22:54
ALLEGRO画PCB板在约束线宽，线间距时出现STM32部分引脚DRC（PP）错误，关闭DRC PIN检查，错误消失，
2018-08-14 16:57
编写属于自己的PCB设计规则检查器 编写属于自己的PCB设计规则检查器
2009-12-27 13:31
接地孔是12mil 时，连接性检查错误；改成16mil 就没有错误了。这是什么原因呢？？？
2014-12-26 10:27
各位大神好，求解：我在学习PROTEUS,8.3版，在画完原理图后，电气规没有错误，仿真正常工作，然后准备画PCB图，一直提示错
2018-08-02 21:29
大家好，AD09 PCB如何查错？
2013-03-28 10:28
这是一个我自己用PADS9.5练习画的4层PCB板，从原理图导过来时没有出现错误，但是我在PCB规则
2014-02-21 20:26
电路原理图中明明存在未连接的引脚，但是编译工程没有检查出错误。怎么解决。 补充内容 (2016-5-13 16:01): 没相似情况？option里用的默认设置。
2016-05-12 15:32
