如题，9176DAC的PLL锁上了，证明时钟应该没问题，但是为什么DLL和serdes PLL锁不上呢？配置顺序，我是按照手册的START-UP SEQUENCE进行配置的。
2023-12-01 06:54
在quartus上想修改软核PLL中设置，为什么打不开啊？想改一改PLL的分频，打不开pll核。如图
2017-02-02 16:10
*信号发生器基础知识和新应用的问题与解答* 2013年1月30日的网络直播问题：您是否可以调整信号发生器的PLL BW以优化相位噪声？ 以上来自于谷歌翻译 以下为原文Questions
2019-07-19 08:25
1、请问PLL中的输入时钟是由谁提供的？在TMDXEVM6678L上具体是固定值吗，是多少？下表中的Input Clock Freq又是指的什么？
2018-06-21 05:29
版本3.45.1i尝试配置上述设备上的内部振荡器为64 MHz（16MHz的4xPLL）。我选择了内部RC振荡器、FOSC和16MHZ_HF。如果选择启用PLL，则CONFIG1H的PLCFG得到
2020-04-02 10:44
我在Artix7上使用带DRP的PLL。用于时钟合成的PLL重配置工作正常。RST用于重新配置。因此，简单的RESETN断言不会初始化PLL。我需要一种初始化
2020-08-26 15:13
你好，我一直在用户电路板设计上使用ST25RU3993，但尚未成功锁定PLL。我试图手动和使用auto命令设置VCO范围。我尝试了各种载波频率/基频/参考频率设置的组合。在尝试解决问题时，我注意到
2019-08-12 10:09
你好， 我很难在 pll2 上为 stm32mp157 设置 DDR 时钟。 时钟已使用 CubeMX 配置为 528MHz。我根据数据表/参考手册检查了 DeviceTree 中 pll
2022-12-27 09:06
什么是PLL? PLL有什么作用？
2021-06-18 07:03
在做PLL时，输入时钟是50MHZ，希望经过PLL后，输出100MHZ。PLL只有input_clock,areset,c0三个引脚。但是实际上并没有输出信号，请问这是
2014-12-01 09:28
