双方合作包括多个签核域和跨库特征提取，以加速设计收敛 签核解决方案的创新能够解决从5纳米到3纳米的独特挑战，以确保签核准
2021-01-11 18:21
新思科技3DIC Compiler集成了3Dblox 2.0标准，可用于异构集成和“从架构探索到签核”的完整解决方案。
2024-01-12 13:40
2017年4月14日，中国上海 - 楷登电子（美国 Cadence 公司，NASDAQ： CDNS）今日正式发布Pegasus™验证系统，该云计算（cloud-ready）大规模并行物理签核解决方案
2017-04-14 15:42
新思科技近日宣布与Ansys联合开发的电压时序签核解决方案已获三星采用，用以加速开发其具有理想功耗、性能和面积（PPA）的高能效比设计。
2022-04-24 15:27
优势 1 Samsung Foundry 使用 Cadence Tempus Timing Solution 和 Quantus Extraction Solution 成功实现 SF5A 设计签核
2023-12-04 10:15
上述流程会用到两个主要工具，分别是用于模块层次优化的 Tempus ECO，以及用于 SoC 层面静态时序分析的 Tempus STA。这里缺失了全芯片（或子系统）优化与签核。至于分区间功耗恢复等则只能忽略，因为实在没时间处理。
2022-11-01 14:18
德克萨斯州AUSTIN-IC表征提供商Silicon Metrics Corp.将推出基于SiliconSmart Models的产品线。该系列产品包括该公司为逻辑设计人员提供的首个产品 - 一种可延长静态时序分析仪精度的时序签核工具。
2019-08-13 11:37
中芯国际已将明导国际Calibre产品认证DFM签核参考平台 前不久，明导国际宣布中芯国际已经将明导国际Calibre产品认证为其65nm和更小制程的可制造性设计（DFM
2010-04-13 11:55
微软 Azure芯片、电子和游戏产品主管Mujtaba Hamid提到：「微软 Azure云端平台非常适合芯片设计及签核等高效能运算（HPC）应用。我们期待与Cadence及台积电客户在HPC芯片需求方面进行合作，使此类客户能够交付最高质量的产品并实现其上市时间目
2020-07-30 14:26
Ansys携手英特尔代工，共同打造2.5D芯片先进封装技术的多物理场签核解决方案。此次合作，将借助Ansys的高精度仿真技术，为英特尔的创新型2.5D芯片提供强大支持，该芯片采用EMIB技术实现芯片间的灵活互连，摒弃了传统的硅通孔（TSV）方式。
2024-03-11 11:24
