在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
Tool 里选 Interactive length tuning 要先布好线再改成蛇形，这里用的是布线时直接走蛇形: 先 P->T 布线, 再 Shift A 切换成蛇
2022-08-04 08:55
FPC上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关＂信号
2018-08-14 11:27
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号
2019-10-13 13:19
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出
2018-04-14 11:06
是至关重要的。下 面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化 的走线策略。 主要从直角走线，差分走线
2018-07-06 15:28
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“
2019-12-30 15:12
在PCB布局布线时，很多新人工程师可能会听见这种说法，类似于“PCB蛇形线越多，就显得板子高级”，虽然蛇形线可以调整长度，满足特定的时序要求，平衡线路间的长度差异，但这
2024-10-15 13:56
是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线
2019-07-01 15:24
SDRAM有多种标准，包括DDR（Double Data Rate）、DDR2、DDR3和DDR4。每个标准都具有不同的物理规格和数据传输速率。DDR4是现代计算机中使用的最新型号，它具有更高的频率和更大的容量。
2023-08-26 11:57
