什么是压稳态？为什么会出现压稳态这一现象？压稳态是怎样导致设计失败的？如何降低出现压稳态失败的概率？
2021-04-30 07:21
本白皮书介绍FPGA 中的压稳态，为什么会出现这一现象，它是怎样导致设计失败的。介绍怎样计算压稳态MTBF，重点是对结果造成影响的各种器件和设计参数。
2021-05-06 08:35
说起亚稳态，首先我们先来了解一下什么叫做亚稳态。亚稳态现象：信号在无关信号或者异步时钟域之间传输时导致数字器件失效的一种现象。
2019-09-11 11:52
请问什么是电路的稳态？
2019-12-05 17:24
亚稳态是数字电路设计中最为基础和核心的理论。同步系统设计中的多项技术，如synthesis，CTS，STA等都是为了避免同步系统产生亚稳态。异步系统中，更容易产生亚稳态，因此需要对异步系统进行特殊的设计处理。学习So
2013-11-01 17:45
当信号在不相关或者异步时钟域之间传送时，会出现压稳态，它是导致包括FPGA 在内的数字器件系统失败的一种现象。本白皮书介绍FPGA 中的压稳态，解释为什么会出现这一现象，讨论它是怎样导致设计失败的。
2019-08-09 08:07
TLC555 除了单稳态之外 有 无稳态和双稳态多谐振荡器电路吗
2024-11-08 13:31
; 我们只要拉制基极电位的高低，使发射结正向偏置或反一向偏置，就可以使三极管短接或断开，把三极管当作“开关”使用。二、双稳态电路在没有外来信号时，三极管始终保持原来的截止或饱和状态不变
2008-05-26 13:41
几个信息：①用CD14538设计的单稳态电路，采用的是上升沿触发。②触发脉冲宽度大于14538的暂稳态时间。③发现一个触发脉冲会引起进入2次暂稳态。如果触发脉冲宽度小于暂稳态
2020-04-29 09:01
可能会出现非法状态---亚稳态。亚稳态是一种不稳定状态,在一定时间后, 最终返回到两个稳定状态之一。亚稳态输出的信号是什么样子的? 对于系统有什么危害? 如果降低亚稳态
2012-12-04 13:51
