• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 电子晕器的制作

    电子晕器的制作 

    2008-12-07 19:39

  • 车窗、天窗、门方案优点

    车窗、天窗、门方案优点:l Cortex-M0+ 48MH 主频,高性能;l 带有乘法、除法、均方根运算单元;l 小封装TSSOP 20 或者 QFN 32(5mm x 5mm);l 支持-40

    2021-11-10 07:10

  • 随手记之-用ROBO PRO软件控制慧模型资料分享

    随手记之-用ROBO PRO软件控制慧模型慧简介环境安装第一个控制程序慧简介诞生于德国的慧创意组合模具是一款拥有将近60年历史的理想教具。用一些规范化的零件可以

    2021-07-02 07:45

  • 帧头帧查找及数据提取(27 bytes)

    帧头帧查找及数据提取(27 bytes),帧头两字节CCAA帧DDBB

    2016-09-11 12:26

  • 跨越敏捷 — 闲研发效能升级之路

    摘要: 在2018第二届研发效能嘉年华专场上,来自阿里巴巴集团研发效能张燎原为听众带来了《跨越敏捷 — 闲研发效能升级之路》的精彩分享。在分享中,他从以业务为导向的跨职能协作、按需求进行协作和流动

    2018-06-06 20:50

  • 器制电路图大全-实用电子书精选

    器制电路图大全-实用电子书精选

    2012-07-15 10:03

  • 基于arduino的超级无卡丁车操纵杆

    描述超级无卡丁车操纵杆这是我为在 2021 年的 arduino 日玩 Super Tux Kart 而创建的 arduino 操纵杆的演变。您可以在下面看到第一个版本,它是精美的纸板热胶盒哈哈

    2022-06-24 06:52

  • VERILOG

    8.1 组合逻辑及其Verilog设计表门级逻辑及其verilog设计类型情况功能verilog代码电路示意图备注连线1位相连将两根线连接reg A,B;always@(*)beginB=A;end[/td]多位相连将两端的线一对一连接reg[3:0]A,B;always@(*)beginB=A;end当A和B是n位时,实际就有n根线。但为看图方便,我们通常只画出一根线表示移位(右移:>>左移:2;end移位操作,实际上是选哪线相连。拼接(符号:{})将大括号内的内,按位置一对一连接reg[3:0]A;reg[2:0]B;always@(*)beginB={A[2],A[3],A[0]};end拼接,实际上是选哪线相连。反相器1位反相器(符号:~)将值取反regA,B;always@(*)beginB=~A;end多位反相器(符号:~)将值取反reg[1:0]A,B;always@(*)beginB=~A;end如果A和B都是n位,实际电路就是有n个反相器。画电路图时可画一个来简化。与门1位逻辑与(符号:&&)A和B都为1,C为1;否则C为0。reg A,B;always@(*)beginC=A&&B;end注意:FPGA支持多输入的与门,例如四输入与门,输入可为ABCD,输出为E,当ABCD同时为1时,E为1多位逻辑与(符号:&&)A或B都不为0时,C为1,否则为0。reg[2:0] A,B,C;always@(*)beginC=A&&B;end多位信号之间的逻辑与,很容易引起歧义,设计最好不要用多位数的逻辑与。如果要实现上面功能,建议代码改为如下:always@(*)beginC=(A!=0)&&(B!=0);end按位与(符号:&)常用1A和B对应的比特分别相与。reg[2:0] A,B,C;always@(*)beginC=A&B;end按位与(符号:&)常用2A的各位之间相与。reg[2:0] A;always@(*)beginC=&A;end或门1位逻辑或(符号:||)A和B其中1个为1,C为1;否则C为0。reg A,B;always@(*)beginC=A||B;end注意:FPGA支持多输入的与门,例如四输入与门,输入可为ABCD,输出为E,当ABCD同时为1时,E为1多位逻辑或(符号:||)A和B其中1个非0,C为1;否则C为0。reg[2:0] A,B,C;always@(*)beginC=A||B;end多位信号之间的逻辑或,很容易引起歧义。最好不要用多位的逻辑或。如果要实现相同功能,建议改为如下:always@(*)beginC=(A!=0)||(B!=0);end按位或(符号:|)常用1A和B对应的比特相或。reg[2:0] A,B,C;always@(*)beginC=A|B;end按位或(符号:||)常用2A的各位之间相或reg[2:0] A;always@(*)beginC=|A;end表选择器和比较器及其verilog设计[table]分类情况功能代码电路示意图备注选择器常见形式1通过S,选择输入给输出C。always@(*)begincase(S)2’b00:C=D0;2’b01:C=D1;2’b10:C=D2;default : C= D3;endcaseend常见形式2通过S,选择输入给输出C。always@(*)beginC = D[S];end此时代码亦非常常用,其本质也是选择器。用if else通过判断s来选择。always@(*)beginif(S==0)C=D0;else if(S==2’b01)C=D1;elseC=D2;end请注意此处用到了相等比较器和选择器。请掌握这种if else代码的画法。比较器相等相等则为1always@(*)beginif(A==B)C=1;elseC=0;end大于大于则为1always@(*)beginif(A>B)C=1;elseC=0;end大于等于大于等于则为1always@(*)beginif(A>=B)C=1;elseC=0;end[tr][td=68]小于小于则为1[td=141]always@(*)beginif(A

    2019-08-12 10:27

  • 急求T1G6003028 的资料,哪位大神手上有的~~~ 不要带缀的,只要T1G6003028 裸片的资料。

    急求T1G6003028 的资料,哪位大神手上有的~~~ 不要带缀的,只要T1G6003028 裸片的资料。

    2016-12-13 14:42

  • 基于慧的无避让小型多层立体停车模型

    `整理资料的时候突然发现自己还玩过一个有趣的开发板,完全图形化编程,适合小朋友玩儿,但是亦可以进行一些骚操作(上图主程序中几个模块运算,也就是子程序咯)。一次偶然机会让我接触到了这个开发板,花了几天时间完成这个停车系统的电气控制。有兴趣的新手可以了解下。`

    2019-06-05 22:50