在实际的工作中，经常出现因为RD人员的设计“疏忽”导致试产失败，这个疏忽要加上引号，是因为这并不是真正的粗心造成的，而是对生产工艺的不熟悉而导致的。为了避免各位做RD的朋友出现同样的错误，或为了更好的完成试产，在这里，建亚电子（OKCONN连接器）对一些常见的问题
2021-02-19 06:22
为了避免各位做RD的朋友出现同样的错误，在这里总结了几个单片机开发者经常疏忽的问题
2021-04-12 06:38
因为RD人员的设计“疏忽”导致试产失败事例总会有，但是如何避免这类问题的出现呢？
2021-04-02 07:02
INT的，这里要加强制转换成LONG INT，是很容易疏忽的一个地方，7*100000，因为100000已经是LONG INT了，所以出来的临时数据默认也是LONG INT，如果计算时前面全部强制转换成LONG INT也就不会出现这个问题了。
2018-07-13 02:41
在实际的工作中，经常出现因为RD人员的设计“疏忽”导致试产失败，这个疏忽要加上引号，是因为这并不是真正的粗心造成的，而是对生产工艺的不熟悉而导致的。为了避免各位做RD的朋友出现同样的错误，或为了更好
2016-10-10 10:28
本文转自网络，版权归原作者所有！我的工作主要是主导新产品试产，在实际的工作中，经常出现因为RD人员的设计“疏忽”导致试产失败。这个疏忽要加上引号，是因为这并不是真正的粗心造成的，而是对生
2017-12-03 20:10
本文以FR－4电介质、厚度0．0625in的双层PCB为例，罗列出各种不同的设计疏忽，探讨每种失误导致电路故障的原因，并给出了如何避免这些设计缺陷的建议。该电路板底层接地，工作频率介于315MHz到
2019-09-10 07:00
在您的电源中很容易找到作为寄生元件的100fF电容器。您必须明白，只有处理好它们才能获得符合EMI标准的电源。 从开关节点到输入引线的少量寄生电容(100毫微微法拉)会让您无法满足电磁干扰(EMI)需求。那100fF电容器是什么样子的呢?在Digi-Key中，这种电容器不多。即使有，它们也会因寄生问题而提供宽泛的容差。 不过，在您的电源中很容易找到作为寄生元件的100fF电容器。只有处理好它们才能获得符合EMI标准的电源。 图1是这些非计划中电容的一个实例。图中的右侧是一个垂直安装的FET，所带的开关节点与钳位电路延伸至了图片的顶部。输入连接从左侧进入，到达距漏极连接1cm以内的位置。这就是故障点，在这里FET的开关电压波形可以绕过EMI滤波器耦合至输入。 图1. 开关节点与输入连接临近，会降低EMI性能 注意，漏极连接与输入引线之间有一些由输入电容器提供的屏蔽。该电容器的外壳连接至主接地，可为共模电流提供返回主接地的路径。如图2所示，这个微小的电容会导致电源EMI签名超出规范要求。 图2. 寄生漏极电容导致超出规范要求的EMI性能 这是一条令人关注的曲线，因为它反映出了几个问题：明显超出了规范要求的较低频率辐射、共模问题通常很明显的1MHz至2MHz组件，以及较高频率组件的衰减正弦(x)/x分布。 需要采取措施让辐射不超出规范。我们利用通用电容公式将其降低了： C = ε ˙ A/d 我们无法改变电容率(ε)，而且面积(A)也已经是最小的了。不过，我们可以改变间距(d)。如图3所示，我们将组件与输入的距离延长了3倍。最后，我们采用较大接地层增加了屏蔽。 图3. 这个修改后的布局不仅可增加间距，而且还可带来屏蔽性能 图4是修改后的效果图。我们在故障点位置为EMI规范获得了大约6dB的裕量。此外，我们还显著减少了总体EMI签名。所有这些改善都仅仅是因为布局的调整，并未改变电路。如果您的电路具有高电压开关并使用了屏蔽距离，您需要非常小心地对其进行控制。 图4. EMI性能通过屏蔽及增加的间距得到了改善 总之，来自离线开关电源开关节点的100fF电容会导致超出规范要求的EMI签名。这种电容量只需寄生元件便可轻松实现，例如对漏极连接进行路由，使其靠近输入引线。通常可通过改善间距或屏蔽来解决该问题。要想获得更大衰减，需要增加滤波或减缓电路波形。
2018-10-23 16:01
表现的性能指标会有显著差异。工作条件、谐波辐射、抗干扰能力，以及启动时间等等诸多因素的变化，都能说明电路板布局在一款成功设计中的重要性。 本文罗列了各种不同的设计疏忽，探讨了每种失误导致电路故障
2011-08-23 13:58
由于疏忽大意，验证邮箱写错了，怎么更改，现在不能验证东西，我可以提供一些资料，证明我就是我，请各位帮助，感谢！！！！
2016-11-22 08:06
