`疯狂猜图（第三期）-工程师版 貌似第二期的图有点难度，看了一下，回帖量与浏览量的比例是2.9%，这期还是整个没有那么难度的吧。1、是否为正解（前提条件）2、回帖快慢（20%）+回帖质量（80
2014-04-24 11:26
日桃花岛主将开启第三期直播——电路保护设计、故障诊断、整改技术与经典案例（一），同时这也是岛主本年度最后一场直播，想要学习的朋友千万别错过了！报名链接：http://t.elecfans.com
2021-08-27 16:37
专业音响技术，很广泛的音响领域资料
2015-05-23 11:50
日桃花岛主将开启第三期直播——电路保护设计、故障诊断、整改技术与经典案例（一），同时这也是岛主本年度最后一场直播，想要学习的朋友千万别错过了！报名链接：http://t.elecfans.com
2021-08-19 15:05
和成本方面都有优势。其实很多大功率电源方案都没有经过时间验证及实践证明，都是匆匆上马的项目，都是实验性的产品，因此故障层出不穷。相比之下中小功率电源因发展较早，技术方案要成熟的多。4、散热和防护是电源
2018-05-20 21:16
，下面是我在学习完第三期之后的一个经验，希望能跟大家分享一下，也希望各位大神能多多的帮助小弟，小弟在此谢过了。有兴趣的朋友可以去芯灵思官网看一下。这一期呢主要讲的是Android编译过程及脚本的分析
2015-08-07 10:14
2022-01-11 19:14
/588016.html自制四轴飞行器DIY图解https://www.elecfans.com/d/1065042.html往期回顾：【战疫专题】第一期：疫情之下，医疗电子的新需求与变革【战疫专题】第二
2020-03-03 11:54
听说韦东山的视频不错，找到了韦东山目前所有课程均已在电子发烧友学院上线，访问地址如下：1.ARM裸机开发实战(第1期加强版)http://t.elecfans.com/3169.html2.嵌入式
2013-10-29 21:23
` 本帖最后由 玩美格调 于 2016-4-5 17:03 编辑 1、PCB设计中如何解决高速布线与EMI的冲突？答：因EMI所加的电阻电容或ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式， 以降低对信号的伤害。2、若干PCB组成系统，各板之间的地线应如何连接？答：各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。3、PCB设计中差分信号线中间可否加地线？答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。4、适当选择PCB与外壳接地的点的原则是什么？答：选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。5、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：①控制走线特性阻抗的连续与匹配。②走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。③选择适当的端接方式。④避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。⑤利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。6、PCB设计中模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？答： LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。7、PCB设计中滤波时选用电感，电容值的方法是什么？答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。8、EMI的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者?答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。9、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？答： PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。①尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。②注意高频器件摆放的位置，不要太靠近对外的连接器。③注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。④在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。⑤对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。⑥可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。⑦电源层比地层内缩20H，H为电源层与地层之间的距离。10、PCB设计中当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。欢迎关注【EMC家园】公众号长按下方二维码识别即可免费关注`
2016-04-05 17:00
