的，即没有反馈运算或者迭代运算，前一个步骤的输出是下一个步骤的输入，那么就可以考虑采用流水线设计的方法来提高工作的时钟频率。
2023-05-08 10:55
本文将讨论处理器的一个重要的基础知识：流水线。熟悉计算机体系结构的读者一定知道，言及处理器微架构，几乎必谈其流水线。处理
2018-04-08 08:16
颜色表示了不同阶段的可配置性或可编程性：绿色表示该流水线阶段是完全可编程控制的，黄色表示该流水线阶段可以配置但不是可编程的，蓝色表示该流水线阶段是由GPU固定实现的，开发者没有任何控制权。实线表示该shader必须由
2018-05-04 09:16
如果有数字电路常识的人都知道，利用一块组合逻辑电路去做8位的加法，其速度肯定比做2位的加法慢。因此这里可以采用4级流水线设计，每一级只做两位的加法操作，当流水线
2019-02-04 17:20
为什么有些CPU的主频更低，但运算效率却更高呢？ 比如：51单片机30M主频，STM32单片机20M主频，执行相同一段代码可能主频更低的STM32所花的时间更短。 这里就牵涉到CPU流水线的问题，本文围绕CPU流水线
2022-10-24 14:34
本文解释了流水线及其对 FPGA 的影响，即延迟、吞吐量、工作频率的变化和资源利用率。
2022-05-07 16:51
stage：和声明式的含义一致，定义流水线的阶段。Stage 块在脚本化流水线语法中是可选的，然而在脚本化流水线中实现 stage 块，可以清楚地在 Jenkins U
2023-07-20 16:43
之前看一篇论文《A Fast Approach for Generating Efficient Parsers on FPGAs》，里面主要讲的是如何将P4的报文解析通过流水线技术映射到FPGA上
2023-04-08 14:15
本文实现的CPU是一个五级流水线的精简版CPU(也叫PCPU，即pipeline)，包括IF(取指令)、ID(解码)、EX(执行)、MEM(内存操作)、WB(回写)。
2025-04-15 09:46
流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频
2022-05-11 10:51
