1、实现一个24进制加法计数器的设计本实验设计实现一个24进制的
2022-07-05 15:14
我需要设计一个计数器，时钟变化几十个才计数一次。我先用了
2017-03-14 16:49
Ｎ进制计数器的实现 一、用集成计数器可以实现任意进制的计数器二、集成
2008-07-05 13:41
如何用multisim软件仿真双时钟加/减计数器CT74LS192和译码器CC4511和译码器SM4205构成的30进制加法计数
2012-10-07 21:13
如何去实现基于74ls192芯片和与非门的进制加法计数器设计呢？有哪些操作步骤呢？
2021-11-02 07:47
求解大神，如何用基本逻辑门和触发器实现6进制加法计数器等...还有12进制加法计数器
2012-11-29 18:40
/P3.4和T1/P3.5。加法计数，加到最大就会溢出，溢出后就会产生一个中断标志TF。定时计数器的初始化设置
2021-11-18 06:02
Altera EPM7128SLC84-15，时钟，四位八段数码管。三、实验内容1、用D触发器设计异步四位二进制加法计数器。2、
2009-10-10 11:47
1) 用两个 74ls192芯片和一个与非门实现。2) 当定时器递增到
2021-07-29 07:17
本帖最后由 lianyicq 于 2015-7-23 08:49 编辑 请教一个简单的问题，在Proteus下用4个带复位端的边沿触发JK触发
2015-07-20 11:27
