如何去实现基于74ls192芯片和与非门的进制加法计数器设计呢？有哪些操作步骤呢？
2021-11-02 07:47
怎么利用两块161芯片设计出一个百进制的加法计数
2021-06-21 08:03
具体的思路是这样的十进制加法：开关高电平,从0计数到9，然后又跳到0十进制减法：开关低电平,从9计数到0，然后又跳到9这
2013-12-25 20:47
本帖最后由 lianyicq 于 2015-7-23 08:49 编辑 请教一个简单的问题，在Proteus下用4个带复位端的边沿触发JK触发器构成一个十进制加法
2015-07-20 11:27
怎样去设计一种基于60进制计数器的时钟芯片？如何去编写基于60进制计数器的时钟芯
2021-08-06 06:33
本帖最后由 960753371 于 2013-5-30 18:30 编辑 用4625实现4/7进制计数器 实在做不出来 求大神教育4526 PE为置数控制端CF为反馈输入端CP为时钟输入端求
2013-05-30 10:26
EDA初学者，求各位同路人帮忙设计一个十进制计数器，用VHLD语言
2014-04-27 09:59
请问各位，同步二进制减法计数器的状态表该怎么画？之前只做过同步加法和异步减法，现在混淆了，同步减法的次态是代入特性方程算出来之后再作为下一个初态，还是直接递减不用算？
2022-11-23 20:44
我的实训作业，求各位帮忙设计一个十二进制计数器，要电路仿真图设计任务与要求1.每隔1s，计数器增1。2.用数码管显示计数
2013-12-10 11:15
图3-9 脚本运行成功全编译后可以在RTL viewer中可以看到图3-10所示的硬件逻辑电路，也存在前面讲到的加法器、比较器、寄存器以及选择器构成的
2019-01-24 06:35
