• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • ADC应用领域中的叠简介

    数量的画面。每一帧画面可以捕捉到处于不同位置的车轮,而这也取决于在帧与帧之间车轮旋转的圈数,它们也许真的看上去是向后旋转的!这个效果被称为叠。使用模数转换器 (ADC) 的数据采集系统会经历同样

    2018-09-06 16:00

  • 基于AT89C51单片机的料器控制系统设计

    设计由AT89C51单片机和数码管、发光管组成的料器控制系统,完成料器控制系统的结构、控制方式、软件编程、参数配置。系统通过稳态开关设置料比,由瞬态开关启动料过

    2015-04-02 11:53

  • 测量和消除叠以实现更精确的电流检测

    零漂移精密运算放大器:测量和消除叠以实现更精确的电流检测

    2021-01-11 06:32

  • 有没有弱汽车48V BMS资料

    有没有弱汽车48V BMS资料

    2016-06-17 14:09

  • 请问抗叠滤波器的使用场合

    大家好!我看一些电能电量分析采集的文献中提到对信号进行FFT,所以要在ADC前端设计抗叠滤波器,以避免产生延拓频率的噪声。一般采样频率为fs时,滤波器截止频率为fs/2。如果我不对信号进行

    2018-10-09 16:08

  • 求一种可解决LED照明色设计挑战的实现方案

    为了帮助广大的照明设计工程师解决LED色设计的挑战,本文介绍了一种基于赛普拉斯的EZ-Color控制器不需要指定LED型号规格,而且能快速简单完成一个性能优良的高亮LED照明色设计方案。

    2021-04-12 06:58

  • 如果我使用低ODR设置并输入信号频率高于ODR/2是否会出现叠?

    AFAIK IIS2DH 没有模拟抗叠滤波器。如果我使用低 ODR 设置并且输入信号频率高于 ODR/2,是否会出现叠?因为在我们的测试中,我们经常在信号输出信号中出现尖峰。如果是这种情况,我们只能提高采样率吗?

    2022-12-16 06:38

  • 数据采样系统、滤波要求以及与叠之间有什么联系?

    摘要:在数据采样系统中,高于二分之一采样率的频率成分“叠”(搬移)到有用频带。大多数时间,叠是有害的副作用,所以在模/数(AD)转换级之前,将“欠采样”的较高频率简单滤除。但有时候,特意设计利

    2019-07-30 06:11

  • 什么会对UART发送的信号产生叠效应?

    你好!有没有人知道什么会对UART发送的信号产生叠效应?

    2019-09-30 06:00

  • 请问如何设计一阶无源抗叠滤波器

    再设计电路时,差分信号在介入差分ADC时,需要在AINN和AINP输入引脚前加入一阶抗叠滤波器,滤除高频干扰,请问专家应该如何设计,或则有什么参考资料,第一次设计抗叠滤波器!谢谢

    2018-11-14 11:07