• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 计算PCB线宽线长过孔铜厚电流的软件

    它是一款计算PCB线宽线长过孔铜厚/电流工具,此款工具可根据用户的持续电流、铜厚、PCB线的温升系数、环境温度、走线长度,便可以准确地计算出所需要的

    2019-05-28 07:07

  • 差分线传输线长度差有关的问题

    的变化,一时让很多硬件工程师头疼不已。问题的分析:造成HDMI辐射超标的原因有多种可能,就不一一分析了,这里只重点谈谈与差分线传输线长度差有关的问题。理想情况下,差分信号是正负对称的,其共模份量为零

    2020-11-04 09:40

  • LCR测量电路PCB资料分享

    STC32位8051开源大案:LCR测量电路PCB讨论稿, 8/28,源自对许老师STC12C5A60S2开源LCR电路的学习,融合了STC32G12K128-开源示波器的风格

    2022-10-26 06:37

  • DDR线长匹配与时序

    上篇文章我们用仿真实例向大家展示了DDR中地址相对于时钟的建立时间与保持时间。那么数据信号相对于DQS又是什么样的关系呢?我们知道,DDR和普通的SDRAM相比起来,读取速率为普通SDRAM的两倍,这个要怎么理解?原来SDRAM在写入或者读取数据的时候是靠上升沿或者下降沿来触发的,请注意,这里仅仅是上升沿或者下降沿,并不是上升沿和下降沿同时有效。如果时钟频率是800MHz,那么对应的数据率就为800Mbps。但是DDR的数据信号却是双倍速率的,如果DQS频率为800MHz,那么数据信号的速率就应该为1600Mbps。下面将通过具体的仿真实例来看一下。有兴趣的朋友可戳附件下载。

    2016-11-08 16:59

  • PCB布局指南资料下载

    PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB布局指南1.携带高速数字信号或时钟的走线长度应最小化。高速数字信号和

    2021-12-28 06:37

  • AD画固定线长(单方向)

    本人总结,共4种常规办法。相关课程推荐,实战课程AD 入门到精通Layout培训。报名链接:http://url.elecfans.com/u/c261c075ae

    2016-05-21 10:22

  • PCB设计流程与规则

    PCB设计流程PCB规则设置设计规则的单位跟随画布属性里设置的单位,此处单位是mil。导线线宽最小为10mil;不同网络元素之间最小间距为8mil;孔外径为24mil,孔内径为12mil;线长不做

    2022-01-11 06:14

  • 高速PCB布线需要遵守哪些规则?

    高速PCB布线需要遵守哪些规则?比如SATA III它对布线长度有要求吗?对穿过的过孔有要求吗?

    2016-04-27 20:58

  • pcb蛇形走线

    ,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读

    2019-05-22 02:48

  • USB PCB设计建议和差分布线的原则

    为了保证良好的信号质量, USB 2.0 端口数据信号线按照差分线方式走线。为了达到USB 2.0 高速 480MHz 的速度要求,建议 PCB 布线设计采用以下原则:差分数据线走线尽可能短、直,差分数据线对内走线长度严格等长,走

    2019-05-23 08:52