影响FPGA设计周期生产力的最大因素是什么？如何提高FPGA设计生产力？
2021-05-06 09:26
为什么底噪的好坏关乎着示波器的生产力？
2021-05-10 06:27
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。
2019-08-20 08:33
作家、画家、程序员等职业在未来都将被人工智能所取代。 虽然存在这些担忧，但人类的创造物终究会帮助人类自身的发展，AIGC无疑是一种生产力的变革，将世界送入智能创作时代。在智能创作时代，创作者生产力的提升
2023-04-25 16:04
为什么加变频器后，电机的效率反而下降了？
2023-04-13 10:14
增益大了分辨率就下降了？这是啥原因
2020-03-24 11:57
就是不太懂那个UI增加，Uo为啥就增加了，这个模模糊糊感觉与分压有关Idz增加，咋Ir就增加了 ，不应该与IL也有关系吗最后还有个UR增加了，Uo就下降了为啥
2018-08-16 11:11
Ub下降为啥Uce会上升？
2020-06-18 09:03
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。
2019-11-08 08:27
你好，请教在ADS8584S手册上（如下），当开启OS功能时，为什么这里的吞量反而下降了？ 使用OS功能，不应该是同样的输入信号带宽，采样点需要4倍关系（较不使用OS）的增加吗？ 谢谢
2024-11-21 07:18
