时钟缓冲来驱动我的其他VHDL组件。我手动实例化了一个ibufg组件并通过它来路由我的时钟，但在翻译期间我仍然收到以下错误：NgdBuild：924- 输入pad net'clkp'正在驱动非缓冲原语
2018-10-22 11:21
你好我正在使用 stm32f767 并想将 LTDC 与双帧缓冲区一起使用。我可以用一个 sdram 做这个吗？LTDC 正在从 sdram（前缓冲区）获取数据，我必须
2023-01-10 07:51
嗨，我正在以一个频率连续地以随机顺序接收数据包，并且我想要以相同/不同的频率按顺序缓冲和输出它们。正常的FIFO不起作用，因为数据包不会是“先进先出”，缓冲区大小应该是多少？有什么线索吗？提前致谢桑
2019-02-28 09:46
你好，Xilinx的新成员，通过课堂学习。我的问题是如何在ISE中延迟缓冲区。我正在使用CB4CLED的输出和其中一个输入到AND到CD4CE的输入。我发现输出与同一芯片上的输入相差100ps。我
2019-10-25 06:57
我想知道如何在驱动程序中配置套接字缓冲区大小？我正在使用 88w9098 芯片。 我正在做一些实验。我已经在内核中更改了套接字缓冲区大小，因此我可能还需要更改 Wi-F
2023-05-31 11:00
我正在使用3 dcm模块一个dcm驾驶另外两个我正在使用核心生成器来生成dcm模块但在生成程序文件时，它显示出一些错误我尝试通过添加缓冲区但不起作用来纠正这个错误以上来自于谷歌翻译以下为原文i am
2019-07-15 15:03
我们正在使用 imx6 双核，我们计划从 imx6 双核迁移到 imx8qm 我们正在使用双帧缓冲区进行应用程序开发。 帧缓冲区 0 - 我们以固定分辨率运行本机 Op
2023-04-17 08:50
大家好，我正在Xilinx Artix FPGA上实现一个应用于128x128输入图像的并行流水线5x5卷积器。输入像素通过行缓冲器从外部存储器流式传输。行缓冲区存储前4个完整图像行，然后开始每个
2020-05-18 09:52
波特率设计通常不会遇到UART问题。但是，以较高的速度或如果微型计算机正在执行许多任务（例如在ZBM项目中），则会出现严重的问题，包括丢失的字节和这些字节的顺序。即使在中断驱动的系统中，该顺序也可能
2020-09-19 08:32
嗨，我正在为VC707eval板实现一个简单的VHDL程序，并且很难使用系统时钟。时钟是LVDS 200 Hz时钟。我在XDC文件中定义了SYSCLK_P / _N引脚。需要在代码中实例化差分输入和输出缓冲区。你知道如何在VHDL代码中实例化LVDS
2020-08-14 09:08
