`这是我能从显微镜上看到的芯片的所有标识，有没有大大遇到过或者了解这方面的。能不能判断出这个芯片的具体型号！~`
2015-11-24 11:51
IC芯片表面标识自动识别虚拟仪器系统的设计
2012-08-03 23:27
LED标识标牌一般起到一个指引路径的作用，在一群亮化美化做的特别好的大楼面前，一个漂亮时尚又有新意的标识标牌，往往能起到锦上添花的点缀作用，集装饰、指引、广告等多种功能为一体的标识标牌，也成为
2017-10-17 15:18
从复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验，已经整整八年了，其间聆听过很多国内外专家的指点。最近，应朋友之邀，写一点心得体会和大家共享。 我记得本科刚毕业时，由于本人打算研究
2020-03-20 10:28
整理的关于一些元器件的名称标识，和大家分享一下
2014-05-24 10:15
，不是采用一个标识符加一个屏蔽位的方式，而是采用两个标识符寄存器。接收报文的每一位都必须跟过滤器标识符相同。STM32普通型芯片的 CAN 有14组过滤器组（互联型有2
2021-08-19 07:30
珐琅电阻常用型号标识读取
2012-08-02 22:02
接口标识接口地址：API接口测试返回格式：json请求方式：HTTP GET POST请求示例您自己的apikey>请求参数（ 标记* 参数为多选一关系,用户可以根据需要选择填写
2021-07-28 09:24
触摸芯片模拟电路随着科技的不断发展，我们生活中的机械开关，不断的被模拟IC芯片所替代，这就可以将我们生活中的各类开关，按键更加的便捷，美观，体积小，很大的程度上提高了人
2021-11-12 06:22
创龙科技（Tronlong）发布了TL6678ZH-EVM（C6678+Zynq-7045/7100）评估板的V1.1版本的资料更新，重点内容就是CameraLink OUT视频案例，具体清单如下：(1)更新DSP端网络相关案例Demo源码；(2)新增《DSP RTOS综合功能案例测试手册》，包含DSP端IFD案例；(3)更新《ZYNQ PS+PL异构多核案例开发手册》，新增axi_10g_ethernet_dma案例（AXI(10G)光口通信，新增udp_10g_dma案例（UDP(10G)光口通信），新增aurora_dma案例PL端MicroBlaze工程；(4)更新《ZYNQ PL端案例开发手册》，新增udp_10g_echo案例；(5)更新《ZYNQ视频案例开发手册》，新增cameralink_display和cameralink_loopback案例（CameraLink视频输出）；(6)更新《DSP+ZYNQ通信案例开发手册》，新增SRIO_AD9613综合案例（基于SRIO的高速AD(AD9613)采集处理），新增SRIO_CameraLink综合案例（基于SRIO的CameraLink视频采集处理），新增flash_dsp案例（通过ZYNQ固化DSP程序至SPI FLASH）。图 1 TL6678ZH-EVM评估板资源框图图 2 TL6678ZH-EVM评估板资源框图CameraLink视频输出在行业应用中，最主要的作用是为下级处理系统提供高帧率视频源，帧率可高达几百帧。其实大家可以发现，市面上关于CameraLink视频输入案例的较多，但公开的CameraLink视频输出案例极少，这在较大程度上阻碍了客户新产品研发进度。创龙科技收集众多客户关于CameraLink的需求后，为解决客户的视频开发痛点，加快客户产品开发速度，故推出本篇CameraLink OUT案例，下面就一起来看下案例的详细介绍吧！如需获取CameraLink OUT案例源码、TL6678ZH-EVM评估板或其他产品详细资料，请即刻扫描下方二维码或点击下载链接。http://site.tronlong.com/pfdownload1案例功能演示平台：TL6678ZH-EVM（C6678+Zynq-7045/7100）评估板案例功能：本案例作用是验证CameraLink接口在Base模式下的视频输出功能。评估板通过HDMI IN接口进行720P60的视频采集，并通过CameraLink2接口将采集到的视频进行输出，再通过CameraLink1接口接入来自CameraLink2接口的视频输出信号，最后通过HDMI OUT接口进行视频输出。图 32操作说明准备一台拥有HDMI OUT接口的PC机（例如笔记本），通过HMDI数据线将PC机HDMI OUT接口连接至评估板的HDMI IN接口，PC机HDMI OUT接口用作图像输出。通过HMDI数据线将一台HDMI显示屏连接至评估板的HDMI OUT接口，HDMI显示屏用作图像显示。使用创龙科技的CameraLink回环线（型号：MDR-MDR 0.5m）连接评估板的CameraLink1、CameraLink2接口。图 4图 5 CameraLink回环线将本案例的PL端.bin格式可执行文件复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载PL端可执行文件。Target#echo system_wrapper.bin > /sys/class/fpga_manager/fpga0/firmware图 6将案例"sw\linux_system\image\"目录下所有脚本文件拷贝至评估板文件系统，并执行如下命令。Target#./adv7611_i2c_init_rgb24.shTarget#./sil9022_i2c_720p.sh图 7在PC机的显卡设置（或图形属性）中，按照下图设置HDMI分辨率为1280 x 720、刷新率为60pHz，即可看到HDMI显示屏输出PC机输出的原始图像。图 8图 93Vivado工程说明打开BLOCK DESIGN开发界面，可查看Vivado工程。图 104模块配置4.1lvds_n_x_7to1_sdr_tx模块本案例使用lvds_n_x_7to1_sdr_tx模块将HDMI IN接口输入的并行数据转化成差分数据，LVDS使用SDR模式，在时钟的单边沿传输数据。lvds_n_x_7to1_sdr_tx模块开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《xapp585-lvds-source-synch-serdes-clock-multiplication.pdf》。lvds_n_x_7to1_sdr_tx模块源码文件为Vivado工程"cameralink_loopback.srcs\sources_1\imports\hdl\lvds_n_x_7to1_sdr_tx.v"，具体配置说明如下。（1）配置N（通道数量）为3对应Full模式，配置N为1则对应Base模式。配置D为4，表示“每个通道的数据差分对数量为4”。Base模式：单通道，每通道数据差分对为4组，需1个连接器。Medium模式：双通道，每通道数据差分对为4组，需2个连接器。Full模式：三通道，每通道数据差分对为4组，需2个连接器。图 114.2lvds_n_x_1to7_sdr_rx模块本案例使用lvds_n_x_1to7_sdr_rx模块将CameraLink1接口输入的差分视频数据转化成并行视频数据。lvds_n_x_1to7_sdr_rx模块开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《xapp585-lvds-source-synch-serdes-clock-multiplication.pdf》。lvds_n_x_1to7_sdr_rx模块源码文件为Vivado工程"cameralink_loopback.srcs\sources_1\imports\hdl\lvds_n_x_1to7_sdr_rx.v"，具体配置说明如下。（1）delay_refclk_in接入由PS端输出的200MHz参考时钟。图 12（1）配置N（通道数量）为3对应Full模式，配置N为1则对应Base模式。配置X为4，表示“每个通道的数据差分对数量为4”。Base模式：单通道，每通道数据差分对为4组，需1个连接器。Medium模式：双通道，每通道数据差分对为4组，需2个连接器。Full模式：三通道，每通道数据差分对为4组，需2个连接器。图 13
2021-04-27 09:40
