嗨，Vivado的新手问题;是否有可能为后综合模拟和/或后PAR网表模拟生成VHDL或Verilog网表？谢谢，埃里克
2019-11-11 07:33
求一个基于labview的模拟电路实验虚拟系统的设计，最好能有基础实验8个，综合实验2个，，，，哪位大神给帮个忙呀，可以是有薪酬，，，
2013-05-07 10:24
物理综合技术是数字电路设计工程师必须要掌握的一项技能，是RTL到物理实现的起点，而物理综合是一个很复杂的过程，环境、工艺库设定、时序约束编写、综合时序问题分析等等均需要
2021-06-23 06:59
模拟电路的优点是什么？模拟电路的缺点又是什么？与模拟电路相比，数字触发
2021-07-09 07:53
手工综合RTL级代码的理论依据和实用方法时序逻辑综合的实现方法
2021-04-08 06:06
用HDL编写的程序，怎么用modelsim或是quartus查看综合后形成的电路，即HDL所描述的电路。初学者，望关照！
2013-03-13 14:54
DC软件怎么样？什么是逻辑综合？
2021-11-02 06:41
模拟电路与数字电路的定义及特点模拟电路与数字电路之间的区别
2021-03-11 06:58
模拟电路设计困难的具体原因模拟电路设计重在学习和累积经验成为优秀的模拟电路
2021-03-01 06:22
使用synplify综合verilog，用nand想获得与非门，结果获得的是与门+非门，这样门电路延时和面积不是都增加了么。。求解怎么解决。。跪谢
2017-03-01 16:06
