电子发烧友

，TVS的额定反向关断电压VWM应大于或等于被保护电路的最大工作电压，若选用的VWM太低，器件有可能进入雪崩状态或因反向漏电流太大影响电路的正常工作。 硕凯瞬态抑制二极管SMBJ30CA采用

2018-01-30 10:07

TVS UL认证

2018-01-24 12:42

tvs认证报告

2018-01-25 09:48

正确的选用压敏电阻一定要先了解压敏电阻的优势和具体的参数介绍，并且知道压敏电阻与其他器件的不同优势和应用场景。了解压敏电阻的作用是很必要的功课，下面硕凯电子小编将给大家介绍压敏电阻的基础知识：首先

2018-01-30 09:49

汽车认证报告

2018-01-24 14:42

本文作者YY硕，来自大疆工程师。原文标题《机器人工程师学习计划》。前言很多朋友私信问我对机器人和人工智能感兴趣，该怎么展开学习。最近稍微有点空，我写写我的看法。两年前，我在知乎回答如何定义「机器人

2021-07-28 08:05

我司的产品资料，大家有空的时候可以翻阅一下。

2018-01-24 12:47

本人第一次发帖，不是在电子发烧友网第一次发帖，而是有生以来第一次在论坛（网站）发帖。 说下本人情况先，我是做PCBLayout的，接触FPGA的机会不多。现在公司内正在研发高清相机的项目，因此Zing开发板很具有参考价值。有幸评选上后，心情很鸡冻，在这里衷心祝愿电子发烧友越办越好、科通集团生意越来越红火。4月7日，在期待科通公司电话中，不知不觉开发板就送到了，够爽快。大家这一段时间对开发板试用活动的关注，应该对Zing开发板强大的硬件(HW) 和软件(SW)开发功能有了一定的了解，我就不再多说了。正如JY-Wang贴中所述，共有开发板一块、数据线一根、6V-3A开关电源一个。板子很强大，再加上FMC模块，就如虎添翼了，随后询问了红色飓风选配模块的情况，售价不菲，暂且考虑其它办法，呵呵。4月8日，对Zing开发板的开发硬件手册及实验教程大致看了下。我以前是以PCB Layout为主，ISE软件安装后也打开的次数不多，对FPGA的了解还不够深入。 此帖主题为“FPGA设计的那些事儿”，如果你是刚入门者，那你来对了，下面的内容可以让你在FPGA设计的茫茫大海中找到扬帆的方向。如果你是大师级，就请您直接跳到倒数第二段，给些意见。小生在此谢过。我曾收集了多位资深FPGA工程师的FPGA应用心得，我进行了总结，以下是各位前辈经过风风雨雨，留下的印记。前言 先说一点最重要的：掌握FPGA可以找到一份很好的工作。^_^ 一个时期，确定一个主题，确立的主题， 搞通了， 就再下一个。 要从基础开始做，基础牢，才有成为高手的可能。FPGA用的是硬件语言，不要把verilog和c语言等同起来，是根本不同的东西，没有可比性。 一个软件，学习3个月，可以入手搞些小东西，但是3年之后，进步就慢了。 一种硬件，学习3个月，可能什么都不会，但是3年之后，就是日进千里。正文 学习步骤： 第一步：了解FPGA结构，FPGA到底是什么东西，只有了解了FPGA内部的结构才能明白为什么写HDL。 第二步：掌握FPGA设计的流程。了解每一步在做什么，为什么要那么做。了解了设计流程才有可能知道怎么提高速度，减少资源，怎么去优化设计。 第三步：开始学习代码。建议去Altera或Xilinx的网站上下原厂工程师的代码学习。 学习代码步骤：1.软硬件的准备，软件选quartusII或者ISE ，硬件需要下载器、目标板，虽然没有下载器和目标板通过仿真也可学习fpga，但那总是纸上谈兵。有了目标板仿真同样很重要，不要写完程序就去往FPGA中去加载。 2. 熟悉verilog语言或者vhdl语言，熟练使用quartusII或者ISE软件。 3. 设计一个最简答的程序，譬如点灯，下载到目标板看看结果。 4. 设计稍微复杂的代码，如UART程序，下载到目标板看看结果。 5、设计复杂的代码，如sdram的程序，下载到目标板看看结果。 6、设计高速接口，譬如ddr2或者高速串行接口。 7、设计一个复杂的协议，譬如USB、PCIexpress、图像编解码等。 8、学习再学习，学到老，活到老。 第四步：template很重要。能不能高效利用FPGA资源，一是了解fpga结构，二是了解欲实现的逻辑功能和基本机构，三是使用正确的模板。 古语有云“学而不思则罔思而不学则殆”，以做逻辑为例，并不是一上来就开始写代码，而是要先写总体设计方案和逻辑详细设计方案，要等这些方案评审通过，认为可行了，才能进行编码，一般来说这部分工作所占的时间要远大于编码的时间。时序很重要，时序是设计出来的，不是仿出来的，更不是湊出来的。不懂得时序的设计，会因一处的信号时序不满足，而不得不将其它模块信号的时序也改一下。仿真很重要，上面提到仿真的重要性，这里再唐僧下，在国外，花在仿真验证上的时间和人力大概是花在RTL级代码上的两倍，现在仿真验证才是百万门级芯片设计的关键路径。但国内的一些知名公司做FPGA的设计时是不做时序仿真的，因为做时序仿真很花时间，且效果也不见得比看静态时序分析报告好。 仿真验证的难点在于怎么建模才能完全和准确地去验证设计的正确性（主要是提高代码覆盖），仿真验证中最基本就是要做到验证的自动化。 数字电路在时钟同步的设计原则下，通过simulation就可以验证。simulation的结果和PAR后产生的FPGA-image等价，寄存器之间的path必须在一个时钟周期内完成。同时要满足FPGA器件的setup和hold要求。一旦出现timing-error必须通过各种途径消除error，因为error的存在，意味着时钟同步的大前提已经被破坏，这时，simulation取得的结果和FPGA是不等价的，继续测试也毫无意义了。 规范很重要，1.设计必须文档化。要将设计思路，详细实现等写入文档，然后经过严格评审通过后才能进行下一步的工作。2.代码规范。a.设计要参数化。b.信号命名要规范化。基于模型设计 基于模型的设计是21世纪的新技术，是创造新生事物的技术源泉，老美的F-35、GM的混合动力车、到X系列空天飞机，以及欧洲的空格A380，再到G4的开发都采用了基于模型设。 想成为一个有创造力的工程师，不懂基于模型的设计几乎是没啥希望的，因为目前一台中高档汽车的软件控制代码就超过了500万行、F-35的控制软件更是高达1500万行，一艘航母绝对超过一亿行控制代码，大家想想您自己的编程经历，就是让您写100行软件代码，如果您不山寨别人的，也许几个月都搞不定，如果让您写10000行代码，呵呵，或许是500万，可能几万人N年都搞不定，那还谈什么科技创新啊，所以现在中国山寨大爆发，也许这也是一个重要原因！ 参考书籍：《基于模型的设计及其嵌入式实现》、《基于模型的设计for MCU》、《基于模型的设计及其MSP430TMS320 /F28335实现》，这些是针对MCU的，FPGA的设计也需要基于模型设计，还希望前辈们给些意见。结尾 以上是我看了多篇前辈们的网上真迹，并添加了部分自己的看法进行整理的，感谢前辈们的不吝赐教，使我找到了北的方向，您的播种将花开中国大地。我们总有一天，对于FPGA的那些事儿，不再是事儿。

2013-04-09 15:58

` 本帖最后由 caolidong 于 2013-4-14 20:19 编辑 此次的主题为——我的朋友 一周的日子里，给我最深的感触就是认识Zing开发板和认识朋友的过程是一样一样一样的，你要了解他，要从原理图、实验教程及中外文资料去了解他，了解了他，才知道他能帮你做什么。 9号，从科通集团的崔工程师讲解的有关于“科通Zing开发板讲解”视频了解到建立个工程是如此的简单，还了解到一个悲剧的事情，敝公司一直用的是Altera FPGA,还未用过Xilinx的，因此还没有下载线，怎么办？于是我想到了我们常用的JLINK下载线，支持ARM-Cortex系列，但由于“价值360美元”和“因试用者原因造成的开发板损坏、遗失，照价赔偿”不敢私自连接，于是问了专家，了解到JLINK只能下载ARM的程序，FPGA的程序是下载不了的，需要Xilinx下载线，第三方亦可。10号，在Xilinx官网查到了官方下载线-Xilinx Platform USB Cable II（如下图），多么希望225.00前面的$变为￥,于是乖乖的打开了淘宝网，我是一个把效和率分开理解的人，有效无率总好过有率无效，在淘宝网从评价、价格、售后、电路（一般或沉金）进行了一番筛选、盘问，确定了几家稳定性好的货源。一分钟长或短是看你站在厕所外面还是里面!享受的时间总是过得那么快，一天又过去了。11号，在淘宝网了解到，山寨USB Cable仿的是Xilinx公司的第一代，而现在官方已经是USB Cable II了，淘宝上第二代也有，但卖的和官方的几乎一个价了。看了官方资料了解到第一代与第二代也就是支持的芯片版本不同，而Zing开发板是现在很高级别的平台了，不知山寨USB Cable I是否能支持，在卖家说“新平台没有测试过”又口口声声说“没问题”的熏陶下付了款，看来在线到之前的一段时间要在“厕所门外”度过了。12号，线下午到了，麻溜的拆开包装拼上了转接板，进行“Hello world”测试，但下载了几次都不成功，天色已晚，来日方长。13、14号有课，14号（本日）下午5点下课后就倒腾出来开发板，又试了几次，终于下载成功了，如下图。 以下是我在调试中遇到的一些问题，分享给大家：问题1，保存路径不要出现中文，这是常见的建立工程问题，所以没花什么时间。问题2：创建时要选这一项：问题3：在进入XPS后要选择{【Import】进行加载平台选“ZC702 Development Board Template”或按“+”从路径加载。问题4:在SDK中新建时别忘了点Next选择Hello World。有时类似于报错如下，下载不成功：就检查下COM端口设置、运行配置里设备初始化选项卡里路径中要包含”ps7_init.tcl”，或是条片问题，总之，你要了解他，有了感情，会帮你的。ERROR : Unexpected error while launchingprogram. java.lang.RuntimeException: ERROR: Elf Verify failed at Address:0x0060d77b　　at com.xilinx.sdk.targetmanager.internal.TM.verifyELF(UnknownSource)atcom.xilinx.sdk.debug.core.internal.AppRunner.run(Unknown Source。山寨的USB Cable在此次测试中，ARM的C程序传入了，不知道在以后的使用中会不会有问题，有经济条件得话，买官方的是最好的选择，还可以避免“因试用者原因造成的开发板损坏、遗失，照价赔偿”的问题。感谢您的关注，未完待续！`

2013-04-14 20:15

` 本帖最后由 caolidong 于 2013-4-28 20:23 编辑 时间有限，精力有限，金钱有限（时间就是金钱），最近在筹划新项目，可用于充电的时间少了些。 上次做了LED流水灯的实验，在这个基础上，我进行了扩展，按键控制LED实验。可根据提示，在键盘上按下数字1或2进行模式选择,。选择1，通过一般GPIO点亮开发板上的DDP11灯，一段时间后熄灭；选择2，通过EMIO点亮一段时间后再熄灭。参考设计流程：http://forums.xilinx.com/t5/Zing%E5%BC%80%E5%8F%91%E6%9D%BF%E4%B8%93%E5%8C%BA/ZING%E5%BC%80%E5%8F%91%E6%9D%BF%E5%A5%97%E4%BB%B6%E5%8F%82%E8%80%83%E8%AE%BE%E8%AE%A1/td-p/301007 按键控制LED和流水灯实验流程是相似的，不同的是外设要添加的是按钮、定时器、Chipscope模块用来观察AXI总线上的信号（Chipscope AXI Monitor IP&ChipscopeIntergrated Controller）等。 在XPS中设置chipscope_icon时报了下面的一个错误。ERROR:EDK:4125- IPNAME: chipscope_icon, INSTANCE: chipscope_icon_0, PORT:control0 - ASSIGNMENT=REQUIRE is defined in the MPD. You must specify aconnection in the MHS. 是因为chipscope_iconI0未连线，在GUI中右击chipscope_iconI0选择合适的器件端口即可，或在MHS文件中设置。 在产生了bit文件后，器件资源使用分布图如下，明显比流水灯实验用了更多的资源。 下图是用SDK自带的终端通过UART串口证结果时得到的信息。 这个实验还是简单的，我又进行了扩展如下：设计效果：一台4种口味的冰淇淋雪糕机,点按相应口味的按钮,相应口味指示灯亮,一段时间冰淇淋打完后灯灭。类别 -外设-电压-功能- 控制管脚-注意：button- PU2-4.0V-海洋味按钮-IO_L20N_T3_AD6N_35_F19led-DU4-4.0V-海洋味指示灯-IO_L3P_T0_DQS_AD1P_35_E15button-PU1-4.0V-阳光味按钮-IO_L20N_T3_AD6N_35_G19led- DU3-4.0V-阳光味指示灯-IO_L3N_T0_DQS_AD1N_35_D15button-PD2-2.2V-蓝天味按钮-PS_MIO12_500_C5 确保PD4断开led- DU2-4.0V-蓝天味指示灯-IO_L13P_T2_MRCC_33_W17button-PD1-2.2V-翠草味按钮-PS_MIO14_500_B6 确保PD3断开led- DU1-4.0V-翠草味指示灯-IO_L24N_T3_13_W5但是在用PlanAhead创建工程后添加嵌入式源，刚打开XPS就报错如下：EDK:4092 -IPNAME: processing_system7, INSTANCE: processing_system7_0 - Pre-Productionversion not verified on hardware for architecture 'zynq' 一直都没有解决，不知哪里出了问题，一咬牙，一跺脚，将原来装的ISE14.3卸载掉，删去注册表，光安装文件就删了10G多。重新从官方下载了ISE14.5，我是翻山越岭，跋山涉水呀，又装了一遍软件，以为得到了重生，打开XPS，阴魂不散的错误又出来了，我被整服了，各位大哥大姐有遇到这种情况的一定要指导下小弟啊！ 其实我这一段时间主要弄得，不是这个，而是建立交叉编译环境，已可以编译出文件，但死活开发板挂载不上U盘，也许是内核镜像文件不正确，有可能是Uboot中没有包含USB驱动，有可能是硬件电路跳线配置问题，还在查找中，因为USB接口是很有用的，还可以连接USB键盘、鼠标，及我打算做的免驱USB摄像头采集设计。小贴士： PS: 处理系统 （Processing System) , 就是与FPGA无关的ARM的SOC的部分。 PL:可编程逻辑(Progarmmable Logic), 就是FPGA部分。 APU: 应用处理器单元（ApplicationProcessor Unit). 位于PS中。 TTC：三个计数器（Triple Time Counter）3个可单独计数的计数器。 挂在APB上，为系统或外设提供定时、计数服务。 WDT：看门狗定时器，用于监视ARM-Cortex A9。软件跑飞时，定时器不能清零，一段时间后，看门狗就复位。 SWDT：系统级看门狗定时器，它的时钟和复位信号可以来自于芯片外部。这样，即使系统有严重故障，比如时钟频率本身都有问题了，仍然可以通过与系统无关的外部信号计数，计数满就复位。 SCU：Snoop Control Unit, 保持双核之间的数据Cache的一致性。就是说，第一个A9写存储时，只写在了缓存里，没有进主存，如果第二个A9读操作，涉及到第一个写过的数据段，SCU要保证第二个A9的缓存里是最新的数据。如果第二个A9写同样数据段的数据，需要在第一个中体现出写的内容。SCU的存在，才使得两个A9成互联的“双核”。 AXI：ZYNQ内部总线的接口协议，也可用于访问PL内的逻辑（加入IP核），总线用于芯片内部互联通信。AXI（Advanced eXtensibleInterface）协议主要描述了主设备和从设备之间的数据传输方式。主设备和从设备需通过握手信号建立连接。AXI协议又分为三类：AXI4,AXI-Stream,AXI-Lite。AXI协议重要特点：总线的地址/控制和数据通道是分离的，同时具有分离的读/写数据通道，这可以提高数据的吞吐率。（详见：http://www.openhw.org/tastier/blog/13-04/293148_06eee.html）EMIO：对MIO的扩展，是将MIO放不下的PS外设接口（USB,SD卡,UART等），在PL上连接到外部引脚。如果将PL内的逻辑模块看作是系统外部的设备，也就是不需要通过总线和PS通信的设备。Processing_System_7：Xilinx为PS定制的一个软件接口，简单点说是我们可以“使能”或者禁止一些Zynq上的资源，比如MIO、AXI的端口等。实际上这些资源一直存在，我们禁止它，只是没有启用而已。IRQ_F2P:FPGA到2个A9的中断请求。MHS ：Microprocessor Hardware Specification 处理器硬件规范Xilinx Platform Studio无法打开之解决方法：http://qinglongjin.blog.163.com/blog/static/6223196020119210235514/`

2013-04-28 20:17