为了更好的摸底使用AD9694，根据ad9694-500ebz制作了一个小DEMO板，但是自己做的这个板子数据采集回来底噪在-98dbc左右（不加模拟时钟，空采），同样情况下我用ADI
2023-12-04 06:11
按照这个配置运行AD9689，观察到SYNC信号反复上下推，一直在申请同步，但一直没有同步。你能回答为什么它没有同步吗？ PS：采样时钟和gt时钟正确。
2024-07-05 07:08
AD9695测直流小信号时能测吗，性能怎么样
2023-12-04 06:42
设计支持高达5 GHz的直接RF采样模拟信号。 ADC输入的3 dB带宽大于9 GHz。 AD9689针对宽输入带宽，高采样率，出色的线性度以及小封装的低功耗进行了优化
2019-07-12 10:11
是使用verilog语言写的寄存器配置，由FPGA烧写进去，但无论我如何配置ADC9208的寄存器值和寄存器配置顺序，使用Vivado抓取的ADC输出值都是0，请问我这种AD9208的寄存器配置顺序是怎样的？
2023-12-05 07:20
我在配置AD9694的过程中遇到了AD9694输入时钟低于337.5MHz时，内部的serdes锁相环无法锁定的问题；但输入时钟高于337.5MHz时，如400M、600M就能锁定；0x56e寄存器
2024-06-21 14:27
AD9695 DC-COUPLE的SNR比AC-COUPLE低得多吗? i have configured the regs of ad9695 in dc-coupled way
2023-11-30 06:47
我在配置AD9694的过程中发现AD9694的采样率对应的线速率只有在6.75Gbps-13.5Gbps之间时，204b接口的锁相环才能锁定，现在想配置200M采样率，但是204B接口的锁相环无法锁定。 配置的参数是：L=2, M=2, F=2。
2024-07-03 06:18
AD9689芯片 DDC抽取滤波器进行多芯片同步时使用什么信号进行复位同步？是sysref信号还是什么？datasheet没有提供说明。
2023-12-07 06:43
ACE 中的 AD9695 找不到 Reg 0x1228
2023-12-01 06:14
