在现代电子电路设计中，晶振时钟信号的高频特性使得其容易受到各种干扰。其中，寄生电容、杂散电容和分布电容是影响晶振时钟信号稳定性的主要因素。晶发电子将详细分析这三种电容
2024-09-26 14:49
。（2）电气判断法由于杂散电流难以直接测量，所以对于管道是否受到杂散电流影响，目前通常是按管地电位较自然电位正向偏移值来判断，如果管地电位较自然电位正向偏移值难以测量时
2020-12-01 16:22
时钟：125M晶振给FPGA，FPGA分出120MHz给时钟buffer，时钟buffer将120M分发给AD9783作为参考时钟 FPGA发出的3M基带数据经DAC转换后输出波形如图，3M信号两边
2023-12-07 07:09
的详细步骤。不能直接使用规格书上的CL值晶振的负载电容CL值在规格书中给出，但这个值并不能直接用于电路设计。原因如下：1. 杂散电容的存在：电路板上不可避免的杂散电容会影响晶
2024-08-09 15:40
，85Hz和110Hz及其N次谐波的杂散。时钟采用400MHz，对时钟的实现是100MHz晶振通过放大器饱和区取出4次谐波，通过声表滤波器和放大器，对400MHz进行放大滤波处理。不知道这种时钟的实现有没有问题？时钟的功率肯定够。求解？
2019-02-22 08:27
100M晶振50M鉴相，环路带宽120K，全频带测试，频率在4150M以下1M步进杂散非常高，但是这个频率以上就没有，请问这是啥问题导致的，减小cp电流几乎无改善，100K，10K，1K就更差了
2018-08-01 07:04
恼人的杂散问题怎么破？杂散来源如何确定？...请参考本帖中列举的相关实战问题！在此版主将整理发布有关杂散的一问一答专题帖，将理论联系到实际应用总结出可行方案！当然鼓励跟帖向大家分享你的实战经验~Q
2017-04-27 15:58
各位好我在看模拟对话的时候，看到边带杂散和开关杂散不太明白，请问大家这其中的含义以及它将导致什么后果？谢谢大家了！！！
2019-01-09 09:29
之间的E4芯片。表1简要介绍了IGBT4的3个折中点，并指出相应的电流范围。表1表1：英飞凌1200V IGBT4 简介IGBT和二极管的动态损耗为研究和比较这三款芯片在杂散电感范围为23nH至
2018-12-10 10:07
规格的效果是非常有效的。许多美国军用规格，如图像增强管都需要做杂散光系数的测试。杂散光扩散函数特别有助于评估形成集中照射模式的鬼像反射或其他突出的杂散光伪影的严重性。这
2018-07-19 17:58
