• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • ntp时钟同步服务器是什么?ntp时钟同步服务器介绍

    时间时钟、时辰是我们非常熟悉的,但是你们知道如今的时间时钟都是哪里产生的吗?尤其当今网络设备的普及使用,上面几乎都有时间

    2025-05-13 15:19 赛思电子 企业号

  • 高精度时钟芯片有哪些?(四款高精度时钟芯片介绍)

    时钟芯片最基本的作用就是显示时间和记录时间时钟作用,而且时钟芯片的的时钟

    2018-01-30 15:24

  • 基于模块时间计算 CPU 时钟的本地时间

    说明 可以使用该指令读取 CPU 时钟的当前日期和当前时间(模块时间)。 在此指令的 OUT 输出参数中输出读取的日期。得出的值不包含有关本地时区或夏令时的信息。 说明 CPU

    2023-06-28 16:18

  • FPGA时序约束的建立和保持时间方法

    首先来看什么是时序约束,泛泛来说,就是我们告诉软件(Vivado、ISE等)从哪个pin输入信号,输入信号要延迟多长时间时钟周期是多少,让软件PAR(Place and Route)后的电路能够

    2020-01-28 17:34

  • 时钟芯片如何确定日期和时间?

    时钟芯片是RTC集成电路,也被称为实时时钟。任何实时时钟的核心都是晶振,晶振频率为32768 Hz ,它为分频计数器提供精确的与低功耗的实基信号,可以用于产生秒、分、时、日等信息,也就是说

    2020-11-16 17:15

  • FPGA的时钟设计:如何建立时间与保持时间

    时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错。

    2020-06-26 10:37

  • 基于信号完整性的电源分配系统设计

    一类问题是与信号路径相关的反射问题和相邻路径间的串扰问题,这类问题都与信号的上升时间时钟工作频率有关,称之为信号路径问题。

    2023-10-31 10:37

  • ADC时钟极性与启动时间的关系

    高速模数转换器(ADC)是定义上的器件 对模拟信号进行采样,因此必须具有采样时钟 输入。一些使用ADC的系统设计人员观察到速度较慢 比最初应用采样时钟时的预期启动时间长。 令人惊讶的是,这种延迟的原因往往是错误的启动

    2023-01-05 11:07

  • 怎样利用FPGA设计一个跨时钟域的同步策略?

    触发器是FPGA设计中最常用的基本器件。触发器工作过程中存在数据的建立(setup)和保持(hold)时间。对于使用上升沿触发的触发器来说,建立时间就是在时钟上升沿到来之前,触发器数据端数据保持稳定

    2018-08-18 09:50

  • 什么是时钟周期_时钟周期怎么算

    时钟周期也称为振荡周期,定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内,CPU仅完成

    2018-03-11 10:07