AD9444的功能和特性是什么？基于AD9444的时间交叉采样系统怎样去设计？设计时间交叉
2021-04-23 07:07
周期 = 转换时间 + 读取时间）。转换时间 = 采样时间 + 12.5个时钟
2021-12-10 06:16
最小采样时间为 2.5 个 ADC 时钟周期，最大 ADC 时钟为 80MHz，因此采样
2022-12-28 06:12
的ADC同时采样同一个模拟信号，希望采样后重构此模拟信号。有两个问题请教。1.每个ADC的时钟如何处理比较合适？看论文，主要介绍的是同一个频率时钟500MHz，每个相位
2018-07-24 10:45
的频率，但是由于系统的ADC 器件时钟速率并不能达到要求的高频速率或者存储处理速度等不能满足要求因此我们可以采用低速ADC 器件通过等效时间采样来对宽带模拟信号进行数据采集从而使系统易于实现。1 、等效
2020-10-21 16:43
怎么用mcu内部的两个adc对同一个信号进行交叉采样，就是在一个ad的采样速率不够的情况下，将两个ad的速率叠加起来。该如何实现呢？
2015-11-04 20:16
请问各位大侠 SignalTap II的采样时钟大概需要多大的驱动电流呀？可以用PLL生成的时钟么？我用外部总线的时钟作为采样
2013-09-12 10:06
是用了这个模式后，采样时间的设置被取消了吗？ 问题3：采样+转换都已经68了，那时序就变成这样了吧？ 问题4：那高速交叉模式7个ADCCLK又该怎么解释呢
2024-03-28 08:32
ADC_RegularChannelConfig(ADC1, ADC_Channel_10, 1, ADC_SampleTime_55Cycles5); //设置指定 ADC 的规则组通道，设置它们的转化顺序和采样时间 ADC_Cmd
2020-08-28 08:00
本帖最后由 一只耳朵怪 于 2018-6-6 15:50 编辑 我现在在做28335ADC模块的采样，使用的是软件触发，通过分频得到采样保持时钟，现在，我想请问一下，如何控制这个
2018-06-06 01:12
