本人FPGA小白一枚，最近使用到FPGA的IP核遇到一个问题。比如说：某个IP，用于计算sin函数，使用了流水线机制，所有从输入到输出需要20个时钟周期的延时。另外，还
2021-06-19 11:06
初始化时存入数据。那在IP核rom中存放大量数据对FPGA有什么影响,比如我想存65536个16位的数，然后在64M或者128M的时钟下读出来。会不会导致FPGA速度过慢？
2013-01-10 17:19
生成DDR2 IP核，设置的输入是50Mhz，输出是166.667Mhz，half-rate模式。但是在使用时，只有输入小于25Mhz的时钟才有数，输入50Mhz不行。这是为什么？可能因为哪些问题造成的？
2017-10-08 13:53
生成DDR2 IP核，设置的输入是50Mhz，输出是166.667Mhz，half-rate模式。但是在使用时，只有输入小于25Mhz的时钟才有数，输入50Mhz不行。这是为什么？可能有哪方面的问题？
2017-10-08 13:48
嗨，我想创建一个设计，我需要2Mhz clk，我想用16Mhz输入时钟的vivado套装中的“时钟向导”IP核生成它。根据Xilinx手册（下面的链接），这可以通过CL
2020-07-27 06:32
对于深入学习使用FPGA的小伙伴们，特别是一些复杂的、大规模的设计应用，适宜的IP核对开发能起到事半功倍的作用。IP核的概念与我们sdk里库的概念相似。IP即电路功能模
2024-04-29 21:01
我想问一下，在quartus上直接调用IP核和在qsys中用IP核有什么区别？自个有点迷糊了
2017-08-07 10:09
十进制（右击选择Radix - Unsigned Decimal）。如图，可以看到a=7, b=8，第一个时钟上升沿后p = a * b = 56。框图（Block Design）中调用IP核 这里举一个
2018-05-15 12:05
FPGA的IP软核使用技巧主要包括以下几个方面： 理解IP软核的概念和特性 ： IP软
2024-05-27 16:13
我调用了一个ip核 在下载到芯片中 有一个time-limited的问题 在完成ip核破解之后 还是无法解决 但是我在Google上的找到一个解决方法就是把
2016-05-17 10:28
