FPGA设计中，经常会出现由于设计不合理产生的布线问题，较为突出的一点就是门控时钟和多扇出问题。门控时钟指的是不用FPGA内部的全局时钟资源BUFG来控制触发器的
2012-01-12 10:40
PCB 布线是先扇出还是先摆器件？ 先摆器件 有的靠的太近 扇出会出现错误
2016-01-25 23:18
AKD8181D，AK8181时钟扇出缓冲器评估板。因此，很容易评估DC / AC特性并确认产品功能
2020-08-25 15:26
中，一个时钟源要驱动多个器件，因此可使用时钟缓冲器（通常称为扇出缓冲器）来复制信号源，提供更高的激励电平。图 1. 使用扇出缓冲器创建大量单输入频率副本LMK00304
2022-11-21 07:25
请问下谁知道DDR扇出为什么只扇出电源和地的部分，其他都没有扇出来？
2016-11-28 13:04
Altium Designer 9，BGA扇出的时候，外面一圈焊盘出去的线不符合规则设置，我是对ROOM里的线宽设置的是6mil，外面的线是10mil，扇出时BGA外面一圈的焊盘引出的线是10mil，不知道是怎么回事？想删掉重新
2015-01-07 15:56
ADCLK946 / PCBZ，ADCLK946评估板是一款性能非常高的时钟扇出缓冲器。评估板采用高品质Rogers介电材料制造。传输线路径尽可能保持接近50欧姆
2019-02-21 09:55
ADCLK948 / PCBZ，ADCLK948评估板是一款性能非常高的时钟扇出缓冲器。评估板采用高品质Rogers介电材料制造。传输线路径尽可能保持接近50欧姆
2019-02-21 09:54
ADCLK846 / PCBZ，ADCLK846评估板是一款高性能时钟扇出缓冲器。评估板采用高品质Rogers介电材料制造。传输线路径尽可能差分地保持接近100欧姆
2019-02-21 09:54
学习allegro 16.5 进行时，扇出使用的过孔问题请教，麻烦大家给答疑一下。谢谢了，祝大家劳动节快乐。看了于博士的视频，4层的板子，对BGA器件进行了扇出操作。1：为什么信号引脚和电源引脚扇出
2015-04-30 23:50
