使用verilog语言，实现电子时钟，包含功能时，分的调整，整点音乐和led花样显示
2020-07-01 08:00
基于verilog的数字时钟程序，时钟芯片基础——60进制计数器设计目的让nexys 4板上的7段码LED显示时钟信息，
2021-07-22 07:37
电子发烧友网站提供《使用USB显示模块的简单NTP时钟.zip》资料免费下载
2023-06-20 15:07
1、 关于如何在VHDL模块调用一个Verilog模块 在VHDL模块声明一个要与调用的Verilog
2021-04-30 14:06
本文档的主要内容详细介绍的是常用模块的Verilog HDL设计详细资料免费下载。
2018-10-16 11:12
本文主要介绍verilog基础模块，夯实基础，对深入学习FPGA会有很大帮助。
2022-02-08 15:04
Verilog是一种硬件描述语言（HDL），广泛应用于数字电路设计和硬件验证。在Verilog中，模块是构建电路的基本单元，而模块端口对应方式则用于描述
2024-02-23 10:20
关于fpga和LCD方面的知识，verilog实现的LCD显示的设计
2016-05-16 18:04
本教程解释了如何在基于Verilog的设计中包含Altera的库模块，这些设计是使用Quartus R:II软件实现的。
2021-01-22 15:34
时钟使能电路是同步设计的基本电路，在很多设计中，虽然内部不同模块的处理速度不同，但由于这些时钟是同源的，可以将它们转化为单一时钟处理；在ASIC中可以通过STA约束让分
2023-01-05 14:00
