• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 空调原理和加湿器无雾的原理及区别

    空调和加湿器是两种常见的家用电器,它们在改善室内空气质量和提供舒适环境方面扮演着重要的角色。然而,空调和加湿器的工作原理和性能有着显著的差异,本文将详细介绍两者之间的差异。 一、空调

    2024-01-25 13:46

  • 数字时钟管理模块与嵌入式块RAM

    业内大多数FPGA 均提供数字时钟管理( 赛灵思公司的全部FPGA 均具有这种特性)。赛灵思公司推出最先进的FPGA 提供数字时钟管理和相位环路锁定。相位环路锁定能够提

    2017-02-11 17:01

  • 空调的制冷效果怎么样?与空调相比

    空调的制冷效果相对于空调来说要比较有限。空调主要通过产生风流来给人们带来凉爽感,而不是实际降低室内温度。下面将详细讨论空调的制冷效果相对于空调的优势和限制。 空调

    2024-01-19 10:52

  • μC/OS—II中的时钟节拍管理机制技术分析

    分享到务来管理时钟节拍,而且采用哈希散列表机制来进一步减少时钟节拍处理过程所花费的时间。本文讨论μC/OS—II在时钟节拍管理

    2018-04-09 11:29

  • Arm SoC的电源和时钟管理详解

    本文讨论的是基于ARM IP的大规模SoC中的电源(时钟,复位等)管理,适用于众核处理器,手机SoC,汽车SoC等等。如果是小规模的设计可能就不适用了,比如MCU或者是简单应用的IoT芯片。

    2023-05-09 10:04

  • ZYNQ的时钟管理系统和配置方法

    PS_CLK:系统晶振的时钟,这个是PS端的的时钟来源,经过一个叫PLL的锁相环功能部件,输出到ARM PLL和I/O PLL以及DDR PLL,后续的子部件均由这三个时钟源输出。

    2022-11-01 09:18

  • 基于FPGA的DCM时钟管理单元概述

    DCM一般和BUFG配合使用,要加上BUFG,应该是为了增强时钟的驱动能力。DCM的一般使用方法是,将其输出clk_1x接在BUFG的输入引脚上,BUFG的输出引脚反馈回来接在DCM的反馈时钟

    2018-05-11 03:53

  • 什么是时钟周期_时钟周期怎么算

    时钟周期也称为振荡周期,定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内,CPU仅完成一个最基本的动作。

    2018-03-11 10:07

  • 什么是时钟时钟信号的关键指标

    首先,我们看一下时钟信号中最常见到的波形 - 矩形波(尤其是方波更常用)。在较低时钟频率的系统中我们看到的基本上都是以矩形波为主的时钟信号,因为电路基本上都是靠时钟的边

    2018-12-06 11:53

  • 时钟抖动和时钟偏斜讲解

    系统时序设计中对时钟信号的要求是非常严格的,因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美,会出现抖动(Jitter)和偏移(Skew)问题。

    2023-04-04 09:20