模块的模板包括了输入输出信号列表、信号定义，组合逻辑和时序逻辑等，这是一个模块常用的组件。学员只需要理解各个部分的意义，按要求来填空就可以，完全没有必要去记住。我看很多学员刚开始学习时，花费大量的时间去记住、背熟模块
2018-04-20 15:40
数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路
2017-11-20 12:26
Verilog HDL的赋值语句分为阻塞赋值和非阻塞赋值两种。阻塞赋值是指在当前赋值完成前阻塞其他类型的赋值任务，阻塞赋值由=来完成；非阻塞赋值在赋值的同时，其他非阻塞赋值可以同时被执行，非阻塞赋值由《=来完成。
2022-03-15 13:53
同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序
2023-03-29 17:40
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
2022-03-15 11:06
大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
2023-05-11 11:48
时序逻辑路是数字电路的一种，时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来
2018-01-30 19:19
在数字电子的世界里，每一个决策、每一条指令、每一次数据处理，都离不开CMOS逻辑IC的掌控。CMOS逻辑IC大致包括两种逻辑，即组合逻辑和
2024-11-01 15:44
本文开始介绍了时序逻辑电路的特点和时序逻辑电路的三种逻辑器件，其次介绍了时序
2018-03-01 10:53
分析时序逻辑电路也就是找出该时序逻辑电路的逻辑功能，即找出时序
2018-01-30 18:55
