今天要介绍的时序分析基本概念是Latency, 时钟传播延迟。主要指从Clock源到时序组件Clock输入端的延迟时间。
2023-07-04 15:37
Integrated Device Technology Inc. （IDT） 发布了两款时钟发生器，它们采用单轨 1.8V 电源供电，同时无需多个分立时序组件。据 IDT 称，与市场上可用的解决方案相比，这可减少电路板占用空间并节省高达 60% 的功耗。
2022-08-10 15:33
时序电路是数字电路的基本电路，也是FPGA设计中不可缺少的设计模块之一。
2020-09-08 14:21
本文主要介绍了时序设计和时序约束。
2023-07-04 14:43
时序路径作为时序约束和时序分析的物理连接关系，可分为片间路径和片内路径。
2023-08-14 17:50
时序路径 典型的时序路径有4类，如下图所示，这4类路径可分为片间路径（标记①和标记③)和片内路径（标记②和标记④）。 对于所有的时序路径，我们都要明确其起点和终点，这4类时序
2020-11-17 16:41
电源时序规格：电源导通时的时序工作
2023-12-08 18:21
本文继续讲解时序约束的第四大步骤——时序例外
2023-07-11 17:17
本文介绍了在低功耗系统中降低功耗同时保持测量和监控应用所需的精度的时序因素和解决方案。它解释了当所选ADC是逐次逼近寄存器（SAR）ADC时影响时序的因素。对于Σ-Δ（∑-Δ）架构，时序考虑因素有所不同（请参阅本系列
2022-12-13 11:20
时序图在有些教材上，又被翻译为顺序图，两者在表述上虽然有一些差别，但是大体都是准确的，可能称之为时序图会更加书面语话，听起来高大上的感觉。其实是一样的，重在理解，个人偏向于时序图，也就是时间顺序的意思。
2017-12-11 19:31
