本帖最后由 o_dream 于 2020-9-1 19:42 编辑 赛普拉斯是高容量同步 SRAM、低功耗 SRAM、高速异步 SRAM、非易失性 SRAM、多端口 SRAM 以及 FIFO
2020-09-01 19:40
%Laplace Transform sample. Based on the table in page 17 & 18%Laplace Table%Date:09/18/09%Name:Jinxuejunclc; %clear window. syms s t n a b c w w1 w2; % sysm means symbolssyms a t omega V0 L R L s ; % sysm means symbolsf01=laplace(dirac(t));%dirac= 单位冲激函数f02=laplace(heaviside(t));%heaviside= 单位阶跃函数f03=laplace(t);f05=laplace(t^3);f06=laplace(exp(-a*t));f07=laplace(t*exp(-a*t));f10=laplace(sin(w*t));f11=laplace(cos(w*t));f14=laplace((1-exp(-a*t))/a);f15=laplace((1/(b-a))*(exp(-a*t)-exp(-b*t)));f16=laplace((1/(b-a))*(b*exp(-b*t)-a*exp(-a*t)));f17=laplace((1/(a*b))*(1+(1/(a-b))*(b*exp(-a*t)-a*exp(-b*t))));f18=laplace((1/(a^2))*(1-exp(-a*t)-a*t*exp(-a*t)));f19=laplace((1/(a^2))*(a*t-1+exp(-a*t)));f20=laplace((exp(-a*t))*sin(w*t));f21=laplace((exp(-a*t))*cos(w*t));f22=laplace(w1/((1-c^2)^(1/2))*exp(-c*w1*t)*sin(w1*((1-c^2)^(1/2))*t));f23=laplace((-1)/((1-c^2)^(1/2))*exp(-c*w1*t)*sin(w1*((1-c^2)^(1/2))*t-atan(((1-c^2)^(1/2))/c)));% the end of the program
2011-08-03 11:07
模式，具有可操作的模拟和2.5 µA数字系统电流■赛普拉斯CapSense Sigma-Delta（CSD）提供同类最佳的信噪比（SNR）（>5：1）和耐水性■赛普拉斯提供的软件组件使电容感
2020-09-01 14:10
设备需要增强的处理和安全性，而不会产生功耗和成本方面的损失。 赛普拉斯PSoC®6弥合了昂贵，耗电的应用处理器与低性能微控制器（MCU）之间的鸿沟。 超低功耗PSoC 6 MCU架构提供了物联网设备所需
2020-09-01 10:43
3.1 1抽样定理习题第四章 拉普拉斯变换、连续时间系统的s域分析4.1 引言4.2 拉普拉斯变换的定义、收敛域4.3 拉氏变换的基本性质4.4 拉普拉斯逆变换4.5 用拉普拉
2019-09-24 21:36
较少。尽管AI的表面仍然是基于规则的推理，但AI具有比标准编程方式更深的子字段。2.机器学习在此AI子域中，计算机被教导执行数据任务而无需显式编程。它基于数值和统计方法。简而言之，机器学习处理此类技术
2020-09-01 17:45
本帖最后由 o_dream 于 2020-9-1 11:17 编辑 概述 PSoC®5LP在单芯片Arm解决方案中为性能提供了卓越的价格，降低了系统成本并简化了系统设计。PSoC 5LP凭借24位数字滤波器模块（DFB），24个UDB和一个高性能DMA控制器，提供了无与伦比的并行处理性能。 PSoC 5LPs控制器还通过将AFE，数字逻辑和用户界面IC与ArmCortex-M3 CPU集成在一个单芯片解决方案中来帮助降低BOM成本。 PSoC 5LP采用芯片级封装（CSP），可在可穿戴设备，健身产品和移动设备等小型应用中灵活地设计PSoC。PSoC 5LP通过在单个SoC中支持最宽的工作电压范围和多个电源域，还可以帮助简化系统电源架构设计。PSoC®5LP的亮点 1.32位Arm Cortex-M3CPU，32个中断输入 2.24通道直接存储器访问（DMA）控制器，在外设和存储器之间进行数据传输 3.24位定点数字滤波器处理器（DFB） 4.20多种通用构建模块和精确的模拟外设 5.多达62个具有SmartSense™自动调谐功能的CapSense®传感器 6.具有可编程运算放大器，12位SARADC和8位DAC的复用AFE 7.736段LCD驱动器，用于定制显示 8.封装：68引脚QFN，99引脚WLCSP，100引脚TQFP 9.可编程路由和互连可配置的模拟和数字模块 可配置的模拟和数字电路的结合是PSoC平台的基础。可以使用预构建的库功能或通过创建自己的库功能来配置这些块。通过组合几个数字模块，可以创建16位，24位甚至32位宽的逻辑资源。模拟模块由各种开关电容器，运算放大器，比较器，ADC，DAC和数字滤波器模块组成，从而允许复杂的模拟信号流。CPU子系统 PSoC提供了具有SRAM，EE PROM和闪存，多种内核选项以及各种基本系统资源的复杂CPU子系统，其中包括： 1.内部主振荡器和低速振荡器 2.与外部晶体振荡器的连接，可实现精确的可编程时钟 3.睡眠和看门狗定时器 4.包含PLL的多个时钟源PSoC器件还具有专用的通信接口，例如I2C，全速USB 2.0，CAN 2.0，以及使用JTAG和串行线调试的片上调试功能。具有电源连接的100引脚TQFP部件的示例原理图
2020-09-01 11:13
种轉換器均不是生成常用3.3V總線電壓的最佳解決方案。SEPIC及傳統升降壓能夠利用滿電池容量，但卻具有效率低、成本高、電路板面積較大及部件數多等缺點。采用三种配置的TPS6300x均可解決這些問題
2010-02-26 14:25
1、首先从Infineon官网，下载赛普拉斯CYT4BB/3BB的芯片数据手册和使用手册，以及SDL开发库，我的项目中需要使用到的芯片型号为CYT4BB8CES，封装引脚数量为176，该芯片具有2个M7的内核和1个M0+的内核。...
2022-01-27 06:02
正激變壓器設計
2012-08-13 15:34
