2014-08-18 13:31
锁相环整数分频和小数分频的区别是什么？ 锁相环（PLL）是一种常用的电子电路，用于将输入的时钟信号与参考信号进行同步，并生成输出信号的一种技术。在PLL中，分频器模块起到关键作用，可以实现整数分
2024-01-31 15:24
初学 Verilog 时许多模块都是通过计数与分频完成设计，例如 PWM 脉宽调制、频率计等。而分频逻辑往往通过计数逻辑完成。本节主要对偶数分频、奇数分频、半整数分频以及小数分
2023-03-29 11:38
高速下载 软件名称：硬盘整数分区计算器 v2.0 绿色修正版 [帮你硬盘整数分区]软件类型：国产软件运行环境：Win9X/Win2000/WinXP/Win2003/win7软件语言：简体中文授权方式
2012-05-14 19:50
基于FPGA 的等占空比任意整数分频器的设计 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用范围, 接着讨论了一
2010-02-22 14:22
基于CPLD/FPGA的半整数分频器设计方案
2021-06-17 09:37
分频器是一种基本电路，通常用来对某个给定频率进行分频，得到所需的频率。整数分频器的实现非常简单，可采用标准的计数器，也可以采用可编逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频
2019-11-20 07:05
分频器主要分为偶数分频、奇数分频、半整数分频和小数分频，如果在设计过程中采用参数化设计，就可以随时改变参量以得到不同的分频需要。
2019-02-01 01:28
摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输
2009-06-20 12:45
在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于cpld（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的偶
2020-06-26 09:36
