IMXRT1062音频PLL(PLL4)的电气参数在哪个文档中找到？（例如 IMXRT600 14.7 主/系统和音频 PLL 的数据表）
2023-04-03 09:04
你们好， 我们正在使用AD9779A进行设计，有如下疑问： （1） 使用AD9779A的数据时钟信号（DATACLK）作为FPGA内部PLL的参考时钟，再用FPGA PLL产生的时钟信号把
2023-12-20 07:12
你好，我希望产生更高的时钟频率。我们使用PLL来获得更高的电平，但接收的输出数据位移位一位。使用内部时钟时，按正确的顺序接收该位，同时使用PLL（并将乘法器和除法器常数保持为1 - 有效地在输出端
2020-03-24 06:08
线。并且我会得到比原始时钟（27Mhz）快2倍的并行数据？我应该使用PLL，还是只使用BUFIO2？因为我想收到多传感器数据。是否可以在没有PLL的情况下通过BUFIO
2020-03-09 09:26
什么是PLL? PLL有什么作用？
2021-06-18 07:03
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
LS1046A 数据表第 5.1 节列出了“核心集群组 PLL 频率”最小值 1000 MHz。这令人困惑：这是 CGA_PLL1 和 CGA_PLL2 的最低工作频率
2023-03-31 06:45
问题1：如图中红框部分。VCXO使用25M晶振。设置D1后，PLL1_OUT没有输出？这个PLL1_OUT不需要再做其它处理吧？用示波器量9524的OSC_IN有25M时钟，但PLL1_OUT没有
2018-09-28 15:00
PLL的好处是什么PLL是什么工作原理PLL的使用技巧？有什么注意事项？
2021-04-23 06:54
PLL后复位问题怎么解决？
2021-05-08 08:48
