数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目
2009-12-18 10:37
有没有大神有用Verilog代码写的数字锁相环程序呀，求 。谢谢
2017-07-05 22:54
本帖最后由 gk320830 于 2015-3-7 16:40 编辑 高速数字锁相环的原理及应用
2012-08-17 10:47
最全面最权威的锁相环PLL原理与应用资料非常经典的资料
2022-12-02 22:39
概述：SC9256是SILAN半导体公司生产的一款锁相环（PLL），大规模集成电路数字调谐系统（DTS），内置2个预分频系数。所有功能都通过3根串行总线控制。这些大规模集成电路，用于配置高性能的
2021-05-18 06:51
本帖最后由 gk320830 于 2015-3-7 20:18 编辑 锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为
2008-08-15 13:18
在使用K60的过程中发现自己pllinit（）不清楚，才发觉自己锁相环的概念还不懂，so，赶紧补补……锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制
2021-11-04 08:57
概述：SC9257是杭州士兰微电子生产的一款数字调谐系统锁相环（PLL FOR DTS）。该SC9257是锁相环（PLL
2021-05-18 07:27
第十七章IP核之PLL实验PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍
2022-01-18 09:23
简介设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试
2017-03-17 16:25
