• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 数字PLL,什么是数字PLL

    数字PLL,什么是数字PLL 数字PLL

    2010-03-23 10:50

  • 模拟PLL,模拟PLL是什么意思

    模拟PLL,模拟PLL是什么意思 所谓模拟PLL,就是说数字PLL中的各个模块的实现都是以模拟器件来实现的,是一个模拟

    2010-03-23 10:52

  • 直接数字频率合成技术(DDS+PLL)

    直接数字频率合成技术(DDS+PLL)资料下载。

    2021-06-07 14:41

  • 针对PLL体系结构的频率合成及规划,Frequency Sy

    针对PLL体系结构的频率合成及规划:In many applications, it is desired to generate a set of frequencies from a

    2009-08-17 09:52

  • PLL锁相环的基本结构及工作原理

    PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。

    2017-05-22 09:16

  • 手动调台与PLL数字调台的区别,手动调台与PLL数字调台的优缺点

    PLL数字调台的频率稳定性是占绝对优势的。因为它几乎仅仅取决于基准频率(晶体振荡)的稳定性。  手动调谐的优点亦是显而易见的:简单!简单到甚至不需电源就能做出收音机。至于产品的易用性则各有千秋

    2010-12-25 10:26

  • 怎么利用异步FIFO和PLL结构来实现高速缓存?

    结合高速嵌入式数据采集系统,提出一种基于CvcloneⅢ FPGA实现的异步FIFO和锁相环(PLL结构来实现高速缓存,该结构可成倍提高数据流通速率,增加数据采集系统的实时性。采用FPGA设计高速缓存,能针对外部硬

    2021-04-30 06:19

  • ADI ADF4xxx系列PLL经典数字PLL架构实现方案

    。当比较结果处于稳态,即输出频率和相位与误差检测器的输入频率和相位匹配时,我们说PLL被锁定。就本文而言,我们仅考虑ADI ADF4xxx系列PLL所实现的经典数字PLL

    2021-03-02 16:34

  • 数字示波器结构原理

    以安捷伦的90000A系列数字示波器为例,介绍数字示波器的结构原理。图1数字示波器内部结构图图2安捷伦90000A系列示

    2019-07-01 08:28

  • 三只IC如何建立一个数字PLL

    本设计思想中的简单电路给出了一个传统模拟锁相环的基础特性,但电路中除了基准振荡器以外,没有其它的模拟元件。虽然其它可用的数字PLL,包括那些采用加/减计数器的数字PLL

    2019-07-18 06:21