AD9547 / PCBZ，用于AD9547数字PLL时钟合成器的评估板。 AD9547的最小输入参考频率为1 kHz
2019-01-30 15:27
现代电台的特点主要是多用途、多制式、多频段。随着数字技术的发展，中频以下通常采用数字化处理，中频到射频用混频器进行频率变换。对频率合成器的设计提出了更高的要求，例如分辨率、转换速度、工作频率范围
2011-07-16 09:09
学习数字电子电路
2013-12-28 15:08
RCU学习笔记Chapter 1 时钟1.1 名词解释PLL:PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。
2022-01-26 07:17
概述：SC9256是SILAN半导体公司生产的一款锁相环（PLL），大规模集成电路数字调谐系统（DTS），内置2个预分频系数。所有功能都通过3根串行总线控制。这些大规模集成电路，用于配置高性能的数字调谐系统。它采用贴
2021-05-18 06:51
DL之RBM：基于RBM实现手写数字识别高准确率
2018-12-28 10:19
数字IC后端设计电源规划的学习
2021-12-28 06:17
在数字通信中的数据传输速率与调制速率是两个容易混淆的概念。数据传输速率（又称码率、比特率或数据带宽）描述通信中每秒传送数据代码的比特数，单位是bps。
2021-04-23 07:34
的压摆率，增加PLL环路噪声。更多详细信息请参考PLL数据手册上的输入要求。其次，将模拟电源与数字电源相分离，最大程度减少它们之间的干扰。VCO 电源特别敏感，因此此处
2017-03-17 16:25
关于PLL设计不错的书籍！
2009-09-25 10:14
