Verilog既是一种行为描述的语言也是一种结构描述语言。Verilog模型可以是实际电路的不同级别的抽象。
2018-06-15 08:00
分享一本书：Verilog超详细教程-数字集成电路设计入门.pdf
2018-03-26 14:30
北大verilog课件从HDL到版图-数字集成电路设计入门，让你的HDL学习不再迷茫~~
2014-08-28 11:09
` 本帖最后由 gk320830 于 2015-3-5 21:09 编辑 数字集成电路设计入门`
2012-08-20 21:29
电子发烧友网站提供《Verilog HDL数字集成电路设计方法概述.zip》资料免费下载
2024-02-03 09:27
及仿真–延时的特点及说明–介绍Verilog testbench•激励和控制和描述•结果的产生及验证–任务task及函数function–用户定义的基本单元(primitive)–可综合的Verilog描述风格数字集成电路设
2011-11-22 16:10
Verilog HDL数字集成电路设计原理与应用（蔡觉平）西安电子科技大学出版社
2023-05-26 15:23
数字集成电路设计透视资料下载
2021-11-03 09:41
本文档的主要内容详细介绍的是Verilog教程之Verilog HDL数字集成电路设计方法和基础知识课件
2020-12-09 11:24
CMOS数字集成电路是什么？CMOS数字集成电路有什么特点？CMOS数字集成电路的使用注意事项是什么？
2021-06-22 07:46
